计数器作业及往届考题详解

计数器作业及往届考题详解演示文稿目前一页\总数三十七页\编于十一点优选计数器作业及往届考题目前二页\总数三十七页\编于十一点D.动态RAM存储单元的结构比静态RAM存储单元的结构简单。目前三页\总数三十七页\编于十一点目前四页\总数三十七页\编于十一点目前五页\总数三十七页\编于十一点目前六页\总数三十七页\编于十一点目前七页\总数三十七页\编于十一点[解]t1时刻，寄存器II的数据1000送到总线，寄存器III接收，[I]=1011，[II]=1000，[III]=1000；t2时刻，寄存器III的数据1000送到总线，无数据接收，各寄存器数据不变；t3时刻，无数据传送，各寄存器数据不变；t4时刻，寄存器I的数据1011送到总线，寄存器II、III接收，[I]=1011，[II]=[III]=1011。目前八页\总数三十七页\编于十一点目前九页\总数三十七页\编于十一点分析ROM中存放的部分数据，可以发现ROM实现了2位8421BCD码相加，并把和译成7段码，如果输入是非8421BCD码，数码管熄灭。OC门在电路中起到驱动、反相和电平转换的逻辑功能。整个电路实现了2位8421BCD加法的逻辑功能。高位数码管只有熄灭0和显示1两种状态。如A3A2A1A0=1001B，B3B2B1B0=0111B，显示的数码是16。当数码管尺寸较小，VLED=5V时，OC门可以省去，此时应将ROM中存放的数据取反。目前十页\总数三十七页\编于十一点目前十一页\总数三十七页\编于十一点电路通过互触发，在Q1和Q2产生矩形脉冲输出。目前十二页\总数三十七页\编于十一点

0011110110000011

000001010011100101110111Ai

Bi

Ci-1SiCi设输入逻辑变量Ai为被减数、Bi为减数、Ci-1为低位的借位，输出逻辑函数Si为差、Ci为本级的借位输出信号。

[解]三.（15分）使用74LS138译码器和适当的门电路设计一个1位二进制数全减运算电路，列出真值表，画出电路图。依据数字电子技术所学知识，简述还有哪些方案可以实现全减运算。目前十三页\总数三十七页\编于十一点0011110110000011

000001010011100101110111Ai

Bi

Ci-1SiCi+VCC目前十四页\总数三十七页\编于十一点四、（15分）全同步16进制加法集成计数器74163构成的电路如图题A.2.6所示。全同步是指该计数器是同步时序电路、同步清零、同步置数，其清零和置数信号均为低有效，CO是进位输出端，且CO=Q3Q2Q1Q0CTT。试回答以下问题：(1)请说明图中两个计数器芯片分别采用了什么方法构成反馈？若由Q7~Q0一起作为输出，电路计数的初态S0和最后一个有效状态Sn-1分别是多少？实现了几进制计数？(2)若由F输出，该电路又为何种功能？(3)若CP的频率fcp=1MHz，输出F的脉宽twf=?目前十五页\总数三十七页\编于十一点I芯片采用了进位输出的反馈置数法，II片为反馈清零法。

若由Q7~Q0一起作为输出：

电路计数的初态S0=00001000

最后一个有效状态Sn-1=11111111

实现进制：255-8+1=248(2)由F输出，实现248分频。目前十六页\总数三十七页\编于十一点目前十七页\总数三十七页\编于十一点DatainputsDataoutputsCLRLOADENTENPCLKRCOQ0Q1Q2Q3D0D1D2D3ClearPresetCountInhibit12131415012TheLOWlevelpulseontheCLRinputcausesalltheoutputstogoLOW.

Next,theLOWontheLOADsynchronouslyentersthedataintothecounterand1100appearontheQoutputsatthepositive-goingclockedge.Thecountadvancethroughstates13,14,and15.Andthenrecyclesto0,1duringhighENTandENP.WhenENPgoesLOW,thecounterisinhibitedandremainsinthebinary2state.目前十八页\总数三十七页\编于十一点作业5.3试分析图题所示电路的逻辑功能。

[解](1)驱动程式和时钟方程目前十九页\总数三十七页\编于十一点(2)将驱动方程代入特性方程得状态方程

由状态转换图可见该电路为异步5进制计数器。目前二十页\总数三十七页\编于十一点5.11用JK触发器设计图题所示两相脉冲发生电路。[解]电路的循环状态为00→10→11→01→00，因此可按同步计数器设计，用两个JK

FF实现。(1)作次态卡诺图求状态方程和输出方程

Q1nQ0nQ1n+1Q0n+10010010010111101目前二十一页\总数三十七页\编于十一点

Q1nQ0nQ1n+1Q0n+10010010010111101(2)求驱动方程

将状态方程与JK触发器的特性方程对比FF0FF1目前二十二页\总数三十七页\编于十一点5.12一个同步时序电路如图题所示。设触发器的初态Q1=Q0=0。(1)画出Q0、Q1和F相对于CP的波形；(2)从F与CP的关系看，该电路实现何种功能？1）写方程式[解]目前二十三页\总数三十七页\编于十一点

Q1nQ0nQ1n+1Q0n+10001011110001100状态转换表00→01→1110→从F与CP的关系可以看出该电路实现三分频。目前二十四页\总数三十七页\编于十一点5.15用74LS293及其它必要的电路组成六十进制计数器，画出电路连接图。[解]74LS293为异步2-8-16进制集成计数器，需要两片级联实现60进制计数器。方法一：全局反馈清零目前二十五页\总数三十七页\编于十一点方法二：局部反馈清零目前二十六页\总数三十七页\编于十一点5.20计数器74161构成电路如图题5.20所示，试说明其逻辑功能。74161(1)的CO输出控制着74161(2)的CTP和CTT，而74161(2)的输出CO又作为反馈控制预置信号(同步置数），又CO=Q3Q2Q1Q0CTT，因此，两片计数器的满状态和预置状态即为计数器的结束和初始状态。所以，该电路为同步196进制计数器。[解]目前二十七页\总数三十七页\编于十一点5.29电路如图题所示，要求(1)列出电路的状态迁移关系(设初始状态为0110)；(2)写出F的输出序列。目前二十八页\总数三十七页\编于十一点目前二十九页\总数三十七页\编于十一点6.5集成单稳态触发器74121组成电路如图题所示，要求(1)计算uO1、uO2的输出脉冲宽度；(2)若uI如图中所示，试画出输出uO1、uO2的波形图。目前三十页\总数三十七页\编于十一点目前三十一页\总数三十七页\编于十一点目前三十二页\总数三十七页\编于十一点[解](1)555组成了多谐振荡器，74193为异步置数，置数始终有效，电路状态一直为1110B；4538组成了单稳态电路。(2)uo1的周期T=0.7×（R1+2R2）×C=0.35ms(3)74193不计数，进位端一直为高。(4)4538输出一直为稳态，低电平，无波形输出。目前三十三页\总数三十七页\编于十一点6.20用相同的信号输入到各电路，再用示波器观测出各输出波形如图所示，试根据输入输出波形判断三种电路是何种电路。（设直流电源电压为+5V）[解]框Ⅰ中为施密特电路。因施密特电路输出周期与输入信号周期相同，而输出脉宽取决于输入信号到达施密特电路上限阈值电压和下限阈值电压的时间。框Ⅱ中为单稳触发器。因单稳电路输出脉宽取决于其暂稳态时间，而输出周期取决于触发信号周期。框Ⅲ中为二分频电路。因它输出周期为触发脉冲周期的2倍，且为方波输出。目前三十四页\总数三十七页\编于十一点[例]分析图所示电路的逻辑功能。如何能改变输出波形的频率和幅度？

目前三十五页\总数三十七页\编于十一点[解]本题可以划分成三个功能块，第一块是由555构成的脉冲发生电路，它可以产生第二块8位二进制计数器所需的时钟信号CLK，第三块是由DAC0808和I/U转换构成的D/A转换电路。

整个电路实现了锯齿波发生器。由于输出波形的频率是CLK的256分频，改变电阻R1、R2或电容C都