复合信号频率计C2000参赛项目报告命题组

（杭州市浙江大学玉泉校区电气：本设计采用TMS320F28335DSP，制作了一台复合信号频率计，利用片内12位16ADTIC28x_FPU_Library对采样数据进行FFT运算，并采用基于全相位谱分析的时移相位差校进行频0.4%29.99kHz。Amalgamated-signalCymometerbasedonLvwentao,(CollegeofElectricalEngineering,Zhejiang：Inourdesign,anamalgamated-signalcymometerisdevelopedwithaTMS320F28335DSPchip weuseitson-chip12-bit16-channelADtoconductanoveldual-sequencersynchronizesamplingandaveragedtoimprovetheaccuracy.Consideringthealgorithm,weuseTI'sC28x_FPU_LibtoconductaFFTwithsampledresultsandcorrectspectrumwithTime-ShiftPhaseDifferenceCorrectingSpectrumMethodbasedonall-phasespectralysis.Namely,Wedesignasampling-frequencyself-adaptionalgorithmwhichmakesoperationkeeponwithoutoutside-hardwarecommand.Actually,thetestresultshowsthatourdesign'sfrequencyresolutionratioisupto0.4%,andtheumfrequency’sD-valuebetweenmainandminorsignalisupto：Digitalfrequencymeter,sameprecisionmeasurement,DSP,all-phasespectralysis,sampling-frequencyself-adaption的世界是一个数字化的世界，数字信号处理器在其中扮演着举足轻重的角色，TI离散变换(DFT)技术是数字信号处理中的技术。1965年库利(Cooley)和图基(Tukey)提出了简称FFT的快速变换(FastFourierTransform)的算法，目前它己广泛应用FFTTMS320F28335是TI公司新推出的高性能32位浮点数字信号处理器，利用片内12位16通道AD进行双通道同步采样取其平均值以提高精度，并利用TI提供的浮点运行库对样本数据进行FFT运算，再采用精度极高的基于全相位谱分析的时移相位差法进行校正，得到精确的主次信号的频率和幅值，通过串口发送至上位机，同时利用28335高精度的E 10Hz~30KHz0.4%，远远小于题目中要求10%0.1V1V。频率测量相对误差≤0.005%。自适应采样频率的算法 1/41/10输出号号DSP软件资源完成的。以TMS320F28335作为信号处理和控制的，对信号进行、处理、输出，以及行叠加、抬升和缩幅，TLC04用来对输出信号滤波。利用片内ADC，利用e2模块的周期中断启动ADC转换，对到的信号FFT运算并进行频谱校正。测量结果通过SCICe模块，CPU0控制SCI 图 总体框离散变换，是连续变换在时域和频域上都离散的形式，将时域信号的采样变换为在离散时间变换（DTFT）频域的采样。DFT正变换DFT逆变换

X(k)=∑1

𝑥(𝑛)其中k=0N−

𝑁∑𝑋(𝑘)𝑒在实际应用中通常采用快速变换（FFT）以高效计算DFT。FFT是Cooley和Tukey于1965年DFT的一种快速算法，FFT与DFT所依据的变换是一样的。一个N点DFTN2N2-NFFT来进行运算，需要0.5Nlog2N次复数相乘和Nlog2NNFFT来进行图 FFT蝶形算法（八点10∆𝑓=𝑓0=0

=信号处理相关硬件（DSP）的必定是有限长度的采样后的数字序列，也就是说要对原有长序方法中，以相位差法中的一类“时移相位差频谱校”的频率估计精度最高。以上各种校正关系的两序列的主谱线上的相位差值做简单运算即可得比传统相位差校更高精度的相位估图 N阶全相位FFT谱分析基本框FFT3.3FFT图

𝜔∗

[𝜑1(𝑘∗)−

+幅值估计

𝑑𝜔=𝜔∗

[𝜑1(𝑘∗)−=（如汉宁窗，汉明窗，三角窗）都属于余弦窗，其变换的表达式是确定的。10-3度，比传统的相位差校精度更高上时，其效果基本相同。这一结论是s 可改变输出脉冲的宽度，进而改变基波的大小，这就是正弦脉宽调制(sinepulsewidth 调制有单极性和双极性之分，由于DSP功能限制，这里采用单极性图3.4S波 360°内正弦对应数据并在程序空间里，在这里选择提前运算好在FLASH中，程序运电流谐波越小，效果越好，对于一个完整的电周期（360°），1024个点能满足大部分应用的确定正弦表长度后，还需考虑的因素有：程序空间的大小，信号频率/载波频率，的有效分辨率，调速比等。正弦波频率 ，有效样本点数N之间的关系如下fNf而这里的频率即为等腰三角形载波的频率，为保证有效样本点数，选择N大于等60，此次程序中选择N=60FFT60倍，刷新周期寄存器，然后进行后续比较与相位步进计算，刷新比较寄存器。但考虑到高频时频繁进入比较中断会干扰其他中断，尤其是为了保证AD中断采样不扰，对于测量得到的信号频率高于8kHz的正弦波将不予输出，只输出小于8kHz的正弦60kHz。这样就保证两个频率段都有较好的输出。tD对正弦调制采样而得到DD点做一水平直线，和三角波分别交于AtABtB（如图3.5），对应到相应的波的脉冲宽度，有关系式：δ为占空比，Tc为载波周期，wT图3.5：S波生成方程序中设定占空比CMP=Tr/2*[1–sin(j*PI2/8192)*M由于比较中断设定低电平有效，故加号变为减号，相当于人工加入一个抬升幅值3.3V/2=1.65VTr为定时器的周期寄存器的值，为三角载波的周期值的一半，M为正弦波与三角波的幅值比，即为原输入信号的幅值。由上图可以知道，正弦波与三角波实际交点为A、B，但为了计算方便，避免在程序中调用复杂的式计算，采用了规则采样法做了交点的近似取法，即用过D水平交与三角波的A、B，这就使得最后输出的比较值不可避免的引入了人工计算误差，外置电路包含有前置的调理电路、后置的S输出的滤波器电路。前置电路含有四部TMS320F28335AD中，进行信号分析测量出幅值。使用的运放为TIOPA4227，含有四个运算放大器，供应电压为±5V。后置的滤波电路主要实现将DSP软件处理后输出的波，滤波还原输入信号。使用为TLC04D四阶低通滤波器。板采用TI推出带有浮点运算功能的TMS320F28335，其运算能力与AD处理能力3.3V3.3V提供。其他功能模块则包含数据256k*16的RAM，串口通讯用MAX232AESE和4.1R1k。Vn=0（根据使用手册推荐正向输入端直接接地），又因虚断，可以有VO=-R21*V1/R18-R21*V2/R19-R21*V3/R200.5电压，其中阻值为R18=R2022k，R19=24k，R2122k，R193.3V直流电0.5U=-3.3*11/24V=-1.5125V直由于算法对信号要求比较高，该模块则滤去输入到DSP信号中的高频杂波，减少干扰信号对FFT计算的影响，同时采用负向输入，将原本经过加法器负向的信号变为正向。OPA4227精度自身引入的噪声比较少，考虑一阶 滤波器的衰减率为每倍频6分贝，每十倍频20分贝，二阶 滤波器的衰减率为每倍频12分贝、三阶 滤波器的衰减率为每倍频18分贝、如此类推，故只需要二阶就可以满足需求。其中R22=R23=100k，R24=22k，C3=180pF，截止频率在33kHz，在120kHz时相位反转180度。0.6V0.751.51252.2625V，极限的4.2本模块使用TLC04D四阶开关电容低通滤波器，截止频率可以通过设定，范围从0.1Hz到30kHz，其滤波时钟可以采用外接时钟信号（TTL或者CMOS电平）输入，也可以采的截止频率可以根据公式 且fcut=fclock/50，配置R=2.7k， 外置电路电源供应采用±5V+5V4A，-5V2A，正常供电时用万用表（20V）测量+5V5.03V，-5V5.04V，供电稳定。而外扩板上对每个用电都加入一个0.1uF的电容增强电源供电质量，在电源输入处+5V与-5V都加入47uF板板采用某电子公司生产的TMS320F28335最小系统板，本板电源供应采用外部适配器4.3 图4.4外扩 图4.5串口通讯模板上RAM为ISSI产256K*16的高性能IS61LV25616，周期最高可达为15ns，转换电平为DSP工作的3.3V，满足了DSP高速的需求。串口通讯主要由MAX232AESE与DB-9MAX232AESEDSP处理的数字信号转换成标准通讯用±15V的数字系统软件设计采取模块化设计方案，将完成特定功能的子程序组合成功能模块，由主AD采样模块，FFT计算模块，频谱校正模块，SCI发送模块，e重建波形模块，看门狗5所示： 重建波 程ADFFTSCICPU_Timer0SCI ADPIEGPIO5.1算法分析硬件上先将ADCINA1和ADCINB1和引脚连到一起，然后在ADC的初始化函数里将模式选择为级联模式和同步模式，利用e 2的周期中断启动AD转换。FFTTIC28x_FPU_Library提供的函数，其计算部分均由汇编语言编4096RAM中。RAM中。DFT的频率分辨率为10∆𝑓=𝑓0=0

=Nfs，实际应用中采样频fs65kHzTS=1.54105s4096个点需t=4096*Ts=0.063s20HzT20=0.05s20Hz的4096个点刚好采了一个周期多一点，通过频谱校正是能够计算出准确频率的。如果1024t=1024*Ts=0.016s20Hz信号的周期，此时通过频谱20Hz~20KHz，本设计4096点采样，同时也能够提高频率分辨率。 图 连续增或连续减模式下e的计数周用e2的周期中断启动AD转换时，设置e2为连续增模式，则中断周=TBPRD+1个定标后的时钟周期。当设置TBCLK=937500Hz，由理论采样频率计算周期值的 TBPRD=937500/fs-1，由周期值计算实际采样频率的为fs=937500/(TBPRD+1)由于硬件上ADCINA1ADCINB1已经连到一起，故两引脚测得的是同一信号，将每次测得结果AdcRegs.ADCRESULT0AdcRegs.ADCRESULT12，可以提高ADC一位如果信号突然变化（尤其是变大），则当前的样频率无法得到正确的信号频率，这时为理论值，以下无特殊说明均为理论值。实际上e2的周期中断的频率不会严格等于理论在程序开始时，设定初始采样频率，然后对输入信号进行采样，经过FFT和频谱校正后率，通过计算得到e 2周期寄存器的值，并根据e 2周期寄存器的值得到实际的采样GPIO、PIE、AD、SCI、e等外设。根据过程标志位判断当前所处过程，如果处于采样过程，则采样（3*4096=12288个点），ADC中断，并设标志位为计算过程；如果处于计算过程，则调用FFT模块和频谱校正模块得到精确的主次信号的频率和幅值，计算结束后再设置标志位为采样过程，通过SCI将结果发送至上位机，然后更新比较值，开启ADC中断，重复上述过程。ADADCINA1ADCINB1，设置为级联模式、同步采样，并使能ADNY更新图 FSNEW，最后设置计算模式为精计算模式。如果是式NYN大Y图 NNYYN图 ADCINA1和ADCINB1连到一起，这样两个引脚采到的是同一个信号，在程AdcRegs.ADCRESULT0与AdcRegs.ADCRESULT1相加除以2，提高了ADC一位的精度。校正精度达到10-12Δω级别以下，相位校正误差达到10-3度，比传统的相位差校精度还要SCI发送利用了联合体的方式发送结构体，每次的所有计算结果存到一个结构体里，摒88位数据，又利用了位域的办法。typedeffloat32MainFreq; float32MainMag; float32MinorFreq; float32MinorMag; float32SampleFreq; Uint16flag; typedefUint16 //8Uint16 //8typedefUint16all;INT_BITbit;使用的信号发生器YB1601HDDS数字合成函数波形发生器，带宽：1mHz～1MHz，8Bit出在kHz级时只能精确输出到1Hz，而在Hz级时，只能输出到0.01Hz，但这里仍假设其输出的频率与幅值为真值y0，而传输到上位机程序中的数据为测量值y1，那么相对误差计算的公 δ=|y0- y1|/y0*100%在信号发生器输出频率为真值的假设下，输出信号的主次频率为f主、f次，可有软件所能β=|f主–f次|/f主*100%由于置板中加入了低通滤波器，所以在软件中对于高频信号加入了幅值补偿，补偿值方程见算法中说明。具体补偿方法是在测量频率大于5kHz时将采样幅值加上补偿值。由幅值112345678910%20Hz20kHz，