四路数字抢答器课程设计报告参考模板

四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告1/221/22河北联合大学课程设计题目：四路数字抢答器学院：电气工程学院专业：11表1学号：201114040107姓名：谢利爽指导老师：何佳2013年12月25日目录TOC\o"1-5"\h\z\o"CurrentDocument"摘要 3一、 实验目的 4二、 设计要求与内容 4三、 设计及原理 53.1总体方案设计 53.1.1设计思路 53.1.2总电路框图 53.2各模块设计方案及原理说明 63.2.1抢答电路 63.2.2倒计时电路 9四、实验小结• 12五、 实验结果及分析 12六、 收获、体会和建议 22附录 14总电路图 14元件引脚图 153•元器件清单 17主要参考文献 18摘要抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以四路智力竞赛抢答器为基本概念，从实际应用出发用数字、模拟电子器件设计具有扩充功能的抢答器。该抢答器的设计利用Multisim11完成了原理图设计和电路仿真，具有数字显示、倒计时显示、编码译码功能，应用效果良好。关键词：电子设计；数字电子技术；抢答器；仿真四路数字抢答器一、 实验目的通过四路数字抢答器的设计实验，要求学生回顾所学数字电子技术的基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容。二、 设计要求与内容四人抢答器，每人一个抢答按钮，并显示抢答者台号。主持人功能：发出抢答指令，系统清零，预置限时时间。（30或60秒）电路具有时间显示功能和限时功能。在限时内，有人抢答，显示电路停止工作。若限时时间到，未有抢答，也停止工作。声响功能：当发出抢答信号或限时时间到，发出持续2〜3秒的单音或双音音响以作提示。三、 设计及原理3.1总体方案设计3.1.1设计思路①本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别。在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效；当主持人按下开始抢答按钮后，开始进行30秒倒计时，此时，若有组别抢答，显示该组别并使抢答指示停止表示“已有人抢答”并且蜂鸣器响3至5秒；当计时时间到，仍无组别抢答，则计时指示停止表示“时间已到”，此时蜂鸣器响3至5秒。主持人清零后开始新一轮抢答。、3.1.2总电路框图图3-1总电路框图3.2各模块设计方案及原理说明3.2.1抢答电路此部分电路主要完成的功能是实现4路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。使用优先编码器74LS148和锁存器74LS297来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）二是禁止其他选手按键,其按键操作无效。工作过程：开关S置于"清除"端时，RS触发器的R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端=0,使之处于工作状态。当开关S置于〃开始〃时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S1),74LS148的输出经RS锁存后,CTR=1,RBO=1,七段显示电路74LS48处于工作状态，4Q3Q2Q=001,经译码显示为“1”。此外，CTR=1,使74LS148优先编码工作标志端=1,处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为CTR=1,使优先编码工作标志端=1,1所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。通过74LS48译码器使抢答组别数字显示1-4。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。图3-2抢答模块原理图RS触发器:7.保持状态。当输入端接入宁=R=1的电平时，如果基本SR触发器现态Q=1、Q=0，则触发器次态Q=1、Q=0；若基本sr触发器的现态Q=o、Q=1,则触发器次态Q=0、Q=1。即£=R=1时，触发器保持原状态不变。2.置0状态。当S=1，R=0时，如果基本SR触发器现态为Q=1、Q=0，因R=0,会使Q=1,而Q=1与U=1共同作用使Q端翻转为0；如果基本SR触发器现态为四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告Q=o、Q=1,同理会使Q=o,Q=1。只要输入信号S=1,r=o,无论基本SR触发器的输出现态如何，均会使输出次态置为0态。置1状态。当S=0、R=1时，如果触发器现态为Q=0、Q=1，因S=0，会使G1的输出端次态翻转为1,而Q=1和R=1共同使G2的输出端Q=0；同理当Q=1、Q=0，也会使触发器的次态输出为Q=1、Q=0；只要S=0、R=1，无论触发器现态如何，均会将触发器置1。不定状态。当S=R=0时，无论触发器的原状态如何，均会使Q=1，Q=1。当脉冲去掉后，S和R同时恢复高电平后，触发器的新状态要看g1和g2两个门翻转速度快慢，所以称S=R=0是不定状态，在实际电路中要避免此状态出现。基本RS触发器的逻辑图、逻辑符号和波形图如图1-7所示。SRQSRQ(a)逻辑图 (b)逻辑符号 (c)波形图图3-3基本SR触发器IIIIIIIIIYYYYYs01234567210EXs1XXXXXXXX11111011111111111100XXXXXXX000001输入输出0XXXXXX010 0 10 10XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X01111111100100111111111101表3-174LS148真值表4LS148的输入端和输出端低电平有效。10~17是输入信号，匸~Yo为三位二进制编码输出信号，。=1时，编码器禁止编码，当1s=0时，允许编码。Ys是技能输出端，只有在匚=0,而匚~匚均无编码输入信号时为0。虬为优先编码输出端，在1S=0而10~17的其中之一有信号时，"ex=0。10~17各输入端的优先顺序为：匸级别最高，匚级别最低。如果匚=0(有信号)，则其它输入端即使有输入信号，均不起作用，此时输出只按17编码，匸HYo=000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、74LS47等。字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.5〜3V,驱动电流为几十毫安。图1-3是七段LED数码管的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有BS201、BS202等。图1-4(a)是共阴式LED数码管的原理图，使用时，公阴极接地，7个阳极由相应的BCD七段译码器来驱动。四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告3.2.2倒计时电路该电路完成两个功能：一是进行计时，二是设定计时时间为30秒（脉冲信号的频率为1Hz）。由节目主持人设定一次抢答的时间（本方案中以30秒为例），计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图3所示。开关S3合上，此时计数器清零，开关S3断开，计数器开始计数。74LS192的功能真值表:CLRLOADUPDOWND3D2D1D0Q3Q2Q1Q01XXXXXXX000000Xt01t1XXXX加法计数011tXXXX减法计数0111XXXX保持从表可见:①CLR是清零端，且咼电平有效。UP和DOWN是两个时钟脉冲，当LOAD置1时，时钟脉冲由UP端接入，且DOWN输入高电平时74LS192处于加法计数状态；当LOAD置1时时钟脉冲从DOWN端输入，且UP输入高电平时，74LS192处于减法计数状态。CO是进位端，BO是借位端。当60秒时间到时，Qb和Qc输出为高电平1，经过与非门U9A后输出低电平0,此低电平0与时钟脉冲经过与门U11A输出低电平0使计时器停止工作。由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器，振荡频率fo=1.43/[（RI+2R2）C],其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电停振。555的引脚对应的关系为：RST—复位，DIS—放电，THR—阀值，TRI一触发，CON一控制电压，OUT一输出；该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。完成的功能是当主持人按下开始抢答按钮后，进行30s倒计时，到Os时倒计时指示灯亮。当有人抢答时，计时停止。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数30s,计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。图3-6555定时器连接图由555定时器和三极管构成报警电路。其中555构成多谐振荡器，振荡频率fo=1.43/[(RI+2R2)C],其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。控制输入信号为经过编码的抢答选手的信号，当有人在有效时间内抢答时,定时时间到时无人抢答时，输入信号为高电平，报警电路发出报警信号；反之,输入信号为低电平时，报警器不工作。

四'实验小结该抢答器实现的功能有：四人抢答器，每人一个抢答按钮，并显示抢答者台号。主持人功能：发出抢答指令，系统清零，预置限时时间。（30或60秒）电路具有时间显示功能和限时功能。在限时内，有人抢答，显示电路停止工作。若限时时间到，未有抢答，也停止工作。声响功能：当发出抢答信号或限时时间到，发出持续2〜3秒的单音或双音音响以作提示。五、收获、体会和建议这次课程设计的电路是比较复杂的。虽然以前在模电中接触过一些电子电路，但在初期还是感到无从下手。这是我第一次接触multisim软件，熟练以后十分顺手。在整个电路的设计过程中，花费时间最多的是各个单元电路的连接及电路的细节设计上，在多种方案的选择中，我们仔细比较分析其原理以及可行的原因，最后还是在通多次对电路的改进，上机仿真以及接线调试，终于使整个电路可稳定工作。设计过程中，我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做,那时心中未免有点灰心，有时还特别想放弃，此时更加需要静下心，查找原因。设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。因此我们应该在设计前做好充分的准备，像查找详细的资料，为我们设计的成功打下坚实的基础。设计单元电路阶段，这个阶段可以说是考察数电书本知识的阶段。所有的设计方法还有步骤在数电书上都有，而且还有例题。这个阶段遇到的主要问题就是以前的知识忘记不少，所以做设计的时候要常随手翻阅课本，等于是做了几道数电作业题。这个阶段的难度也不是很大，一般翻课本就可以找到答案并解决问题。实验阶段可以说是这次设计中最重要的部分，因为以前的只是理论而不是真正的实体。所以说它是最重要的。实验阶段我们遇到的问题有：对软件不熟悉；对实验过程中信号的测量知识学习很少；因为各个模块是分开做而后又组装到一起的，所以兼容性不是很好（也就是不能融合为一个整体，部分工作能行但是接到一起就会出现问题）；针对以上几个问题我们作出了以下的“对策”:软件不熟悉，就借来参考书，一步一步的对着学，而且老师给的资料上也有软件的使用说明，所以随着接触的增加软件也就越来越熟悉，这方面的问题不是太难因为一边理论一边学习正好是学习的好方法，而且也学的特别快。四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告制作过程是一个考验人耐心的过程，不能有丝毫的急躁，电路的焊接要一步一步来，焊点多，走线复杂。这又要我们要灵活处理，一边操作一边构思，在不影响试验的前提下加快进度。另外就是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。这是应用课本知识的大好时机。总之，通过这次练习我有了很多收获。在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增强了动手能力。在改进电路的过程中，同学们共同探讨，最后的电路已经比初期设计有了很大提高。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦和快乐。附录1.总电路图四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告四路数字抢答器课程设计报告2.元件引脚图IC15 14 131Z1J10 9VCCYs 13 12El[QVO74LS148说IS位口S(E)Y2¥1GN【3 4 5 6 7 8图附2-174LS279引脚图图附2-574LS148引脚图共阴极：com接公共援地端HZDTS+'