可编程片上系统

电子产品创新设计的认知可编程片上系统什么是SOPC?SOPC：System-on-a-Programmable-Chip首先是片上系统（SOC）其次是可编程系统SOPC的特点至少包含一个嵌入式处理器内核（NiosII）具有小容量片内高速RAM资源丰富的IPCore资源可供选择足够的片上可编程逻辑资源NiosII外设接口和FPGA编程接口可能包含部分可编程模拟电路单芯片、低功耗、微封装SOPC开发流程分析系统需求说明，包括功能需求和性能要求等建立QuartusII工程，生成顶层实体

调用SOPCBuilder，生成一个用户定制的系统模块（包括NiosII、存储器及外设模块）

在QuartusII环境下将SOPC系统模块集成到硬件工程中，并添加一些所需模块在顶层实体中，将SOPC系统模块和添加的模块连接起来分配引脚和编译工程SOPC开发流程下载工程并验证软件开发，打开NiosIIIDE开发环境，选择上述硬件系统文件.ptf，生成所需应用程序，编写相应的代码编译软件工程，生成可执行文件.elf调试程序，将可执行文件下载到程序存储器中调试NiosII处理器NiosII系列软核处理器是Altera的第二代FPGA嵌入式处理器，NiosII系列包括3种产品：NiosII/f（快速）——最高的系统性能，中等FPGA使用量；NiosII/s（标准）——高性能，低FPGA使用量；NiosII/e(经济)——低性能，最低的FPGA使用量。这3种产品具有32位处理器的基本结构单元：32位指令、32位数据和地址路径、32位通用寄存器和32个外部中断源NiosII外设接口并行I/OJtagUartLCD存储器片内存储器片外RAM——SDRAM片外存储器——Flash定时器并行I/O在SOPCBuilder中的元件库列表Peripherals->MicrocontrollerPeripherals选择PIOJtagUart并行I/OInputOptions选项卡可设定边沿捕获和产生IRQ的方式JtagUartJtagUart接口可以在PC主机和SOPCBuilder系统之间进行串行字符流更新，主要用来调试、下载数据等，也可以作为标准输入、输出来使用LCD在SOPCBuilder中的元件库列表Peripherals->Display选择CharacterLCD，双击加入即可，这个LCD内核的型号是Optrex16207液晶显示器LCD的编程包括对LCD的命令读写和数据读写存储器SOPCBuilder中的存储器内核包含有片内存储器和片外存储器片内存储器的读写速度较快，但容量也比较小，通常用来存放小型应用程序和数据片外存储器通常用来存放运行的数据和程序片外存储器可分为RAM（随机读写存储器）、ROM（只读存储器）和Flash（闪存）片内存储器在SOPCBuilder的元件库列表MemoriesandMemoryControllers->On-Chip中选择OnchipMemory片外RAM——SDRAM在SOPCBuilder中的元件库列表MemoriesandMemoryControllers->SDRAM选择SDRAMController片外RAM——SDRAMSDRAM的容量比片内RAM大的多，通常用来存放运行的程序，只需将NiosCPU的ResetVector（复位地址指针）指向SDRAM的基地址片外存储器——Flash由于SDRAM是属于易失性存储器（即掉电后数据会丢失），为了解决这一问题，通常在Nios系统中添加闪存Flash，用于存放系统掉电后需要保存的程序和数据由于Flash的存取速度比较慢，所以通常在系统上电启动后，通过Nios的Boot程序把保存在Flash中的程序复制到SDRAM中运行，以便提高程序运行的速度片外存储器——Flash在SOPCBuilder的元件列表MemoriesandMemoryControllers->Flash选择FlashMemoryInterface（CFI）定时器定时器是SOPC系统中一个重要的外设。它可以为系统提供周期性时钟源，当周期时间到达时执行编写好的中断，从而实现定时器的功能；也可以作为一个计数器，测定程序执行的时间；还可以对外输出周期性脉冲、中断信号和复位信号定时器在SOPCBuilder窗口中，选择Other->IntervalTimerAvalon总线Avalon总线是由Altera开发的一种专用片内总线。Nios系统的所有外设都是通过Avalon总线与NiosCPU相接的，Nios通过Avalon总线与外设进行数据交换。Avalon总线由SOPCBuilder自动生成，SOPCBuilder能够利用最少的硬件资源产生最佳的总线结构。当硬件配置发生变化时，Avalon总线也会随之改变Avalon总线Avalon总线的特点支持同步操作所有的信号都是高电平或低电平有效，便于信号在总线中高速传输为了方便设计，地址、数据和控制信号使用分离、独立的端口支持动态地址对齐，可处理具有不同数据宽度的外设之间的数据传输占用资源少SOPC开发实例任务：通过Nios系统对8位LED灯进行流水灯控制设计步骤硬件设计软件设计硬件设计打开QuartusII，点击下拉菜单中的NewprojectWizard…选择FPGA芯片在器件设置页中，选择选择芯片EP2C35F672C6新建图形文件为新工程新建一个图形文件创建NiosII系统使用SOPCBuilder创建NiosII系统。在系统名称（SystemName）文本框中填写NiosII，选择语言为Verilog。创建NiosII系统进入SOPCBuilder界面创建NiosII系统在SOPCBuilder界面的左边是可用元件库，可以从中选择需要的元件。需要为系统添加的元件：NiosIICPU调试串口PIO片内存储器添加NiosIICPU在元件库列表中选择NiosIIProcessor添加JtagUart在元件库列表的InterfaceProtocols->Serial中选择JtagUart添加片内RAM在元件库的MemoriesandMemoryControllers->On-Chip中选择OnchipMemory添加PIO在元件库的Peripherals->MicrocontrollerPeripherals选择PIO指定基地址和分配中断号SOPCBuilder会给用户的NiosII系统模块分配默认的基地址，用户也可以更改这些默认地址。选择System下拉菜单中的“Auto-AssignBaseAddress”命令和“Auto-AssignIRQs”命令；设置CPU的复位和异常地址打开cpu的配置页面，将cpu的复位和异常地址指针都指向刚刚加入的ram生成系统模块点击SOPCBuilder窗口下方的Generate按钮，生成系统模块。添加NiosII模块将生成好的NiosII模块以图标形式添加到led.bdf文件中，SOPCBuilder在进行SystemGeneraion的过程中会生成系统模块的图标（Symbol）添加引脚在原理图中右击，选择Insert->Symbol命令，在primitives->pin列表中选择input或output，在图中相应位置加入输入输出pin，将输入输出脚分别命名为CLK_50、RESET和LEDR[7..0]，其中LEDR[7..0]为8位总线连接引脚分配编译通过后，选择菜单Assignments->Pins，打开引脚配置窗口，为所有输入和输出端口指定FPGA的引脚，引脚分配的具体信息如下图所示。下载硬件点击快捷按钮或选择菜单Processing->Start进行完全编译。编译通过后，再将编译生成的SOF文件下载到目标板上，选择Tools->Programmer进行目标文件下载软件设计打开NiosII9.1，选择E:\SOPC\hello_led为工作空间。创建工程工作空间设定后，即进入NiosII9.1的开发界面。选择File->New->NiosIIA