数字电子电路基础教程第六章常用集成时序逻辑器件下详解演示文稿

数字电子电路基础教程第六章常用集成时序逻辑器件下详解演示文稿目前一页\总数八十五页\编于七点（优选）数字电子电路基础教程第六章常用集成时序逻辑器件下目前二页\总数八十五页\编于七点计数器的功能及用途计数器的主要功能是累计输入脉冲的数目。它可以用来计数，分频，此外还可以对系统定时，顺序控制等操作。6.5.1集成计数器目前三页\总数八十五页\编于七点计数器的分类按时钟控制方式分类：异步，同步计数器。按计数功能分类：加法计数，减法计数和可逆计数三大类。6.5.1集成计数器目前四页\总数八十五页\编于七点按数制分类SYN名称模值状态编码方式/无多余状态,能自启动二进制计数器十进制计数器任意进制计数器环形计数器扭环形计数器M=2nM=10M＜2nM=nM=2n二进制码BCD码多种方式/自启动情况6个多余状态2n-M个多余状态2n-n个多余状态2n-2n个多余状态检查多余状态注意:n表示触发器的个数目前五页\总数八十五页\编于七点一、同步二进制计数器7416174161逻辑符号QAQBQCQDPCPABCD74161TCrLDOC(MSB)74161是同步加1计数器，具有同步置数和异步清零的功能。计数范围从0000到1111循环.目前六页\总数八十五页\编于七点74161电路图目前七页\总数八十五页\编于七点⑤计数脉冲输入端CP:

上升沿有效控制端QAQBQCQDPCPABCD74161TCrLDOC(MSB)②同步预置端

LD:低电平有效③计数允许控制端P、T:高电平有效④置数输入端A、B、C、D:CP上升沿置数有效①异步清0端

Cr:低电平有效与CP无关计数器输出端QD

为最高位进位输出端Oc目前八页\总数八十五页\编于七点74161功能表OC=QDQCQBQAT

目前九页\总数八十五页\编于七点二、同步十进制计数器7416074160是同步十进制加1计数器，具有同步置数和异步清零的功能,控制信号与74161相同.计数范围从0000到1001循环.74160aQaQbQcQdCPOcCrLDTPbcd74160逻辑符号Oc=QdQcQbQaT目前十页\总数八十五页\编于七点1、同步级联QAQBQCQDQ0Q1Q2Q3Oc1P1T174161(1)QAQBQCQDQ4Q5Q6Q7Oc2P2T211CP74161(2)CPCP三.集成计数器的级联

工作过程:CpQ3Q2Q1Q0T2=Oc1Q7Q6Q5Q40000000000001000001↑……000001110000001111100000000000012↑15↑16↑OC=QDQCQBQAT

目前十一页\总数八十五页\编于七点2、异步级联工作过程:0000100000001100001↑……10000111010000111100000000012↑15↑16↑CpQ3Q2Q1Q0CP2=Oc1Q7Q6Q5Q40001OC=QDQCQBQAT

目前十二页\总数八十五页\编于七点四.任意模值计数器00011001输入输出CPCrLDPTDCBAQDQCQBQA×0×××××××0000××10××dcbadcba1111110111×0××××××××××××加１计数保持保持Oc=074161功能表00000010001101000101011001111000101010111100110111101111异步清零同步置数目前十三页\总数八十五页\编于七点

也可以使用中间任意M个状态作有效状态

同步置0法（前M个状态作为有效状态）

异步清0法

Oc置数法（后M个状态作为有效状态）四.任意模值计数器目前十四页\总数八十五页\编于七点例：用74161实现模M=7计数器。1.异步清0法10000100110000101010011011100000QaQbQcQdCr=0过渡状态1Cr=M中的“1”与非目前十五页\总数八十五页\编于七点异步清零的时序波形：Cp123456789QaQbQc目前十六页\总数八十五页\编于七点2.同步置0或置数法QdQcQbQa0000000100100011010001010110LD=0例：用74161实现模M=7计数器。QdQcQbQa0001000100100011010001010111LD=0计数状态表1计数状态表2目前十七页\总数八十五页\编于七点M=计数终值-计数初值+1计数器模值(M)的确定QdQcQbQa0000000100100011010001010110计数状态表1计数终值110LD=计数终值中的“1”与非计数初值000目前十八页\总数八十五页\编于七点M=24-DQdQcQbQa1001101010111100110111101111例：用74161实现模M=7计数器。LD=0计数终值=24-1计数初值DM=计数终值-计数初值+1Oc=QdQcQbQaTM=2n-D3.Oc置数法目前十九页\总数八十五页\编于七点例：分析以下计数器的计数模值M=?M=计数终值-计数初值+1M=(1000-0010+1)2=710M=(1111-1001+1)2=710M=2n-D=24-9=7目前二十页\总数八十五页\编于七点大模计数器实现方法①大模分解法②整体置数法③Oc整体置数法目前二十一页\总数八十五页\编于七点例：用74161实现模60计数器①大模分解法QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611CPABCDCrLD01101CP=10×6=M1×M2M1=2n-D=24-10=6M2=2n-D=24-6=1060=6×10目前二十二页\总数八十五页\编于七点②整体置数法M(60)=计数终值(59)-计数初值(0)+159=(111011)2LD=QB’QA’QD

QBQA目前二十三页\总数八十五页\编于七点③Oc整体置数法M=计数终值-计数初值+1M=2n-D60=28-DD=28-60=196=(11000100)2LD=Oc目前二十四页\总数八十五页\编于七点模M计数器=M倍分频器计数器与分频器的关系0时钟频率fcp输出频率fo=fcp/7目前二十五页\总数八十五页\编于七点

【例】图6.5.11为可编程分频器，试分别求出M=100和M=200时的预置值；若I7~I0=01101000，试求M值。

图6.5.11可编程分频器目前二十六页\总数八十五页\编于七点解：该电路为同步置数加法计数器，最大计数值N=256。根据预置值=N-M，可求得：①当M=(100)10时，预置值D′C′B′A′DCBA=256-100=156=10011100B；当M=(200)10时，预置值D′C′B′A′DCBA=256-200=56=00111000B。②当I7~I0=01101000时，

M=11111111-01101000+1=(10011000)2=152。目前二十七页\总数八十五页\编于七点28

（1）74161级联时是否加反相器（2）关于74160芯片的级联复习目前二十八页\总数八十五页\编于七点29

（1）74161级联时是否加反相器

QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611CPABCDCrLD01101CP1）异步级联时要加反相器，保证计数状态的翻转时刻的正确；2）注意看74161的时序。目前二十九页\总数八十五页\编于七点30

（1）74161级联时是否加反相器

1）同步级联时不加反相器，即可保证计数状态的翻转正确；2）Oc相对于CP具有一点延时，保证高位片计数正确。注意看74161的时序Oc。目前三十页\总数八十五页\编于七点31

（2）74160的级联

1）大模分解形成的异步级联2）同步整体置0法3）同步整体置数法4）同步Oc置数发74160与74161方法相同

目前三十一页\总数八十五页\编于七点32

1）大模分解异步级联

异步级联时与74161完全一样上述电路完成计数模值M=10×4=40

目前三十二页\总数八十五页\编于七点33

2）同步整体置0

设计M=40的计数器：40=X－0+1X=39目前三十三页\总数八十五页\编于七点103

3）同步整体置数法

设计M=40的计数器：40=X－45+1X=84目前三十四页\总数八十五页\编于七点103

4）同步Oc置数法

设计M=40的计数器：40=99－X+1X=60目前三十五页\总数八十五页\编于七点103寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。6.5.2集成寄存器和移位寄存器目前三十六页\总数八十五页\编于七点1.二拍接收四位数据寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)104目前三十七页\总数八十五页\编于七点2.移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。

105目前三十八页\总数八十五页\编于七点移位寄存器的分类：根据移位方向，常分成左移寄存器、右移寄存器和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)106目前三十九页\总数八十五页\编于七点Q3CPQ2FF2DFF3DFF1DQ1R0单向移位寄存器举例FF0DQ0RiQ0Q1Q2Q3RD清01.单向右移。2.串入并出或串入串出107目前四十页\总数八十五页\编于七点根据移位数据的输入－输出方式，又可将它分为如下四种电路：

串行输入－串行输出

串行输入－并行输出

并行输入－串行输出

并行输入－并行输出移位寄存器的分类：108目前四十一页\总数八十五页\编于七点FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出109目前四十二页\总数八十五页\编于七点QQDQQDQQDQQD&&&&A0A1A2A3SDRDCLRLOAD移位脉冲CP0串行输出数据预置

3210存数脉冲清零脉冲SD四位并入串出的左移寄存器110单向移位寄存器举例

设A3A2A1A0

＝1011，在存数脉冲作用下，并行输入数据，使Q3Q2Q1Q0

＝1011。目前四十三页\总数八十五页\编于七点D0

＝0D1

＝Q0D2

＝Q1D3

＝Q2101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0并入初态Q3Q2Q1Q0

＝1011Q3Q2D1Q0D0移位脉冲CP0串行输出D2D3Q2Q3Q1Q0Q1左移过程111目前四十四页\总数八十五页\编于七点构成原理：既能左移又能右移。给移位寄存器设置一个控制端如S，令S＝0时左移；S＝1时右移即可。集成组件74LS194就是这样的多功能移位寄存器。

双向移位寄存器112目前四十五页\总数八十五页\编于七点74194电路结构目前四十六页\总数八十五页\编于七点四位双向移位寄存器74194

74194逻辑符号D0～D3：并行数码输入端。

Cr：异步清0端，低电平有效。SR、SL：右移、左移串行数码输入端。S1、S0：工作方式控制端。74194Q0Q1Q2Q3CrSLS0CPD0S1D1D2D3SR目前四十七页\总数八十五页\编于七点0111100011011直接清零保持右移(从Q0向右移动)左移(从Q3向左移动)并行同步置数CLRCPS1

S0Q的功能

74LS194简化功能表114目前四十八页\总数八十五页\编于七点74194详细功能表CrS1S0CPSLSRD0D1D2D3Q0Q1Q2Q30000000001111101111aabcdbcd×××××××××××××××××××××××××SR××××SL×××××××SRQ2Q0Q1Q1Q2Q3SL保持保持目前四十九页\总数八十五页\编于七点VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194右移串行输入左移串行输入并行输入工作方式控制113目前五十页\总数八十五页\编于七点2.74LS194的应用例:7位串入/并出转换电路。SrSr（1）实现串并、并串转换（不讲）目前五十一页\总数八十五页\编于七点例:7位并入/串出转换电路。目前五十二页\总数八十五页\编于七点组合电路

移位寄存器Q0Q1Q2…Qm-1SRf一般移位型计数器的实现框图m为移位寄存器的位数（２）移位寄存器构成移位型计数器1目前五十三页\总数八十五页\编于七点彩灯循环亮10100100000010010有效循环状态转移图m为移位寄存器的位数这样的电路存在什么问题呢?1）移位寄存器构成环型计数器目前五十四页\总数八十五页\编于七点10010010010000001有效循环状态图011110111101111000111001110001100101101000001111电路不能自启动!无效循环状态图目前五十五页\总数八十五页\编于七点具有自启动的环形计数器

110000000100110111101000101000010001101010111111101101100101011100000目前五十六页\总数八十五页\编于七点1.状态组合中只有一个1或0，无需再译码；2.最大的模值Mmax

=m3.触发器很浪费环形计数器的特点：目前五十七页\总数八十五页\编于七点扭环计数器00001000110011100111001100011111010010101101011001010010100110111012）移位寄存器构成扭环计数器目前五十八页\总数八十五页\编于七点0000100011001110000100110111111101001010110101101001001001011011有效状态1001101111011111扭环计数器的自启动问题目前五十九页\总数八十五页\编于七点1.最大的模值Mmax

=2m2.相邻状态仅一位代码不同，属于格雷码3.触发器有些浪费扭环计数器的特点：目前六十页\总数八十五页\编于七点用74LS194构成的7分频电路M=2n-1目前六十一页\总数八十五页\编于七点6.5.3序列信号的产生目前六十二页\总数八十五页\编于七点序列信号发生器:能够循环产生一组或多组序列信号的时序电路。周期序列信号:110101110101…110101

110101序列信号的长度M=6

时序电路需要记忆的独立状态也是6个目前六十三页\总数八十五页\编于七点1.计数器法2.反馈移位法中规模集成电路设计序列发生器的方法目前六十四页\总数八十五页\编于七点③画出逻辑电路图。1.计数型序列码发生器组合输出电路模M计数器Q1Q2QnCP…Z1Z2Zm实现逻辑框图:实现步骤:①根据序列信号长度M，设计模M计数器，状态自定;②按计数器的状态转移关系和序列码的要求设计组合输出电路;目前六十五页\总数八十五页\编于七点例：设计一个能同时产生两组序列码的双序列码发生器，要求两组序列码分别为：Z1－110101，Z2－010110。解：⑴根据序列确定计数器的模值M=6(2)确定计数器的M个计数状态001010011100101110选74161计数器目前六十六页\总数八十五页\编于七点(3)列出组合输出电路的真值表

Z1－110101，Z2－010110

(4)用3-8译码器和与非门实现组合电路QCQBQAZ1Z2

0011

0

0101

1

0110

0

1001

1

1010

1

1101

0

Z1=∑(1,2,4,6)

Z2=∑(2,4,5)

目前六十七页\总数八十五页\编于七点(5)画逻辑电路图Z1=∑(1,2,4,6)Z2=∑(2,4,5)

QCQBQAZ1Z2

0011

0

0101

1

0110

0

1001

1

1010

1

1101

0

目前六十八页\总数八十五页\编于七点⑴用74LS194设计一个能自启动的模6扭环计数器选74194实现计数器⑵列出组合输出电路的真值表Z1=∑(0,1,4,7)Z2=∑(3,4,7)Z1－110101，Z2－010110

目前六十九页\总数八十五页\编于七点

⑶用3-8译码器和与非门实现组合电路

Z1=∑(0,1,4,7)Z2=∑(3,4,7)目前七十页\总数八十五页\编于七点2.反馈移位型序列信号发生器特点：从移存器的任一Q端都可以得到周期性的序列码目前七十一页\总数八十五页\编于七点Q0Q1Q2Q3SL100110110101011100110111111110例：设计一个产生100111序列的反馈移位型序列信号发生器。Q0Q1Q2Q3SR111100111111010111010110011100右移：左移：目前七十二页\总数八十五页\编于七点按左移处理：

列移存器的态序表和反馈函数表100100110111111111101100××1××××1110×××0×0001111000011110Q0Q1Q2Q3SLQ0Q1Q2Q3SL100110110101011100110111111110目前七十三页\总数八十五页\编于七点检查自启动性能？求出反馈函数SL××1××××1110×××0×0001111000011110Q0Q1Q2Q3SL10100100100100110010010111001110主01111111000000011000101101101101目前七十四页\总数八十五页\编于七点101001001001001101101100主0001011100100000100011111110101111010101××1××××1110×××0×0001111000011110Q0Q1Q2Q3SL再检查自启动性能？目前七十五页\总数八十五页\编于七点反馈网络采用SSI门画逻辑电路74194Q0Q1Q2Q3S1S0SL10＆＆1CPSLZCP××1××××1110×××0×0001111000011110Q0Q1Q2Q3SLSL=Q2+Q0Q3目前七十六页\总数八十五页\编于七点反馈网络采用MSI器件用4选1器件实现SLQ2Q0Q30001111001SLQ2Q00101SLSL=Q2+Q0Q3目前七十七页\总数八十五页\编于七点74LS194Q0Q1Q2Q3S1S0SL10CPD0D1D2D3A0A1ZY14选1MUX0Q0Q2--A