数字系统设计与LD应用第二章

第二章数字系统的算法设计与硬件实现2.1算法设计概述考虑的主要因素逻辑功能非逻辑指标(速度、功耗、成本等〕例2-1：用逐次累加法实现二进制乘法器。A×B=∑A

Bi=1特点：电路简单、成本低，但速度慢。2.硬件实现对算法设计的影响中小规模通用器件:要求电路尽可能简单;PLD:硬件资源丰富,不一定按最小化设计,可以提高设计效率和电路性能为目标.ASIC:需兼顾最简与设计效率(重用)两个方面.二.常用设计方法跟踪法按功能对控制要求逐步细化(分解),从而导出算法。例2-2:五位串行密码锁的设计启动锁开始读数开启

2.归纳法将抽象要求具体化(从具体数据入手),得出一般规律,再进行算法设计例2-3:正数顺序(由小至大)排队电路的设计设欲写入的数是4，6，5，8，9，10方法：首先将RAM中各单元清0；然后逐个读入数据，同时按沉底法进行排序。第i个数Di(i=1～n)与RAM(j)(j=2～n)逐个进行比较:若Di>RAM(j),则RAM(j-1)<-RAM(j)若Di≤RAM(j),则RAM(j-1)<-Dii=n3.划分法将复合运算划分成简单运算,从而得到算法。例2-4:设计运算电路

z=(a-b)(c+d)4.解析法利用“数值分析”方法,将复杂的数学运算分解成一系列简单运算的迭代,从而得到算法。例2-5:设计运算电路y=x

由此，通过解析，将平方根的计算转换为w=x/y、v=y+w和u=v/2三个基本运算，由此导出算法流程图。采用牛顿迭代法:首先给出一个估算值y。然后通过迭代运算

yi+1=(yi+x/yi)/2求y的近似解,直到

|yi+1-yi|≤

e

时为止。5.综合法

综合法就是把上述几种推导算法的方法组合起来应用。

例2-6:试设计一个倒数变换器，求数A的倒数1/A的近似值Z。A的数值为1/2≤A<1,要求变换结果满足|Z-1/A|≤10-4

考虑数的范围和精度，需16位二进制定点数来表示A、Z和误差E，其中最高位为1位整数，其余为小数部分。

根据解析式，进而采用划分法，把较复杂的算法分解为相乘、相减、比较等简单的子运算，从而得出相应的算法。

采用牛顿－拉夫逊迭代公式：

Zi＋1=Zi(2-AZi)

因为Z的最小值是1，最大值是2，为此可令起始值Z0=1，只要满足

|AZi-1|≤0.5E

必有

|Zi-1/A|≤0.5E/A≤E例2-7:四位二进制乘法器的算法设计。

根据第1章的讨论知,乘法器的运算可以分解成多次移位与相加运算，也就是说，通过若干次移位运算和加法运算的循环，就可以实现乘法器的功能.例2-7:四位二进制乘法器的算法设计。

根据第1章的讨论知,乘法器的运算可以分解成多次移位与相加运算，也就是说，通过若干次移位运算和加法运算的循环，就可以实现乘法器的功能.2.2算法结构一.顺序算法结构顺序算法是最基本的算法结构。其特点是：在执行算法的整个过程中，同一时间只进行一种或一组相关的子运算。

在顺序算法结构中，如果待处理数据是连续输入的数据流，含有n个元素，若每个数据元素完成算法流程需经历L段，而每段平均时间为Δ，则所需的运算时间为

TS=n*L*Δ

顺序算法结构的工作速度不高。但实现系统的硬件配置简单，成本较低。二.并行算法结构

其特点是：执行算法的同一时间有多于一条路径在进行运算，而这些同时执行的运算与操作之间几乎没有依赖关系。

在并行算法结构中，如果待处理数据是连续输入的数据流，含有n个元素，若每个数据元素完成算法流程需经历L′段，而每段平均时间为Δ，则所需的运算时间为

TP=n*L′*Δ其中L′是并行算法流程经历的运算段数.

因L′远小于L，故大大提高了速度。三.流水线算辰法结构流水线算钉法结构仅血适用于连鸦续输入的孩数据流。科其特点是组：把整个酱运算过程妄分解成若纤干段，系件统在同一退时间可对魔先后输入洽的数据流惊元素进行芽不同段的祖运算。

例如：求Z=AB+C在流水线霸算法结构滑中，如果攻待处理数愁据的连续朋输入的数慈据流含有n个元素，闯每个数据辱元素完成贞算法流程贸需经历L段，而每钞段平均时样间为Δ，则所需回的运算时挠间为T=歇L*Δ+督(n-1裕)*Δ流水线侧算法结矛构的数振据处理丛效率最木高。但岔它要求:(1)数据流必努须连续输弃入;(2)各处理起段的硬寺件完全页独立(不合用);(3)各段的源处理时勉间基本灯相等。Pent破ium处理器垄和最新屑的DSP等控制惠器均采蹲用了流钓水线结们构,以最大限早度地提高纯处理速度.2.3硬件实架现概述（1）用市售纯标准的SSI、MSI和LSI构成,这是最经励典的方法软。

（2）将整闷个系统葛配置在挑一片或棕数片PLD芯片内,特点是衣价廉、岁运行速锄度高、资体积小佩、易于捷修改设剥计等。俩（3）研制壮相应的ASI眠C，构成单糖片系统,在大批量竹产品中,应用愈来接愈多。（4）以微控先制器(嵌入式CPU、DSP、单片垄机等〕为核心、抢辅以必要罚的辅助器诊件，在软阿件控制下肥实现系统量功能。特浸点是价格田便宜，实绞现方便，鞭适用于处丸理速度要岂求不高的墙场合，也蜻得到广泛辞应用。2.4数据处理怒单元设计器件选择1、易于控滔制各受控电乌路的控制统方式和控如制信号要览尽可能简家单，从而暑使产生这篇些控制信灿号的逻辑讨也趋简单快，以便于炼实现。2、满足质非逻辑股约束的爪要求（1）性能铃因素系统性思能除了裙前述的暂逻辑功殿能外，端还有许薪多非逻先辑因素校影响着荣系统的加性能。a.运行速度;b.可靠性(延迟、功扣耗、电平扶匹配等);c.可测试性离。（2）物理涝因素a.器件的温矮度范围b.工作电源适的电压范垫围（3）经济朵因素(成本)包括设计失成本、制踢造成本、蛇维护成本购和运行成俘本等。二.设计步骤1、组成常数据处咱理单元毕逻辑框孙图根据系统桶算法和结飞构选择方召案，用抽穷象的逻辑庸模块组成坐数据处理谱单元逻辑继框图。2、构成笔数据处宰理单元梅详细逻象辑电路服图选择具列体型号辱的集成宅器件实炉现第1步中的抽怀象模块，侨且应力求亲器件数少魂，由此得拒出数据处雨理单元详领细逻辑电握路图。明凶确它们和龄控制器之错间交换信纺息的全部盟特征，包蕉括信号名哲称、有效旅作用电平雕或有效作寇用沿等。3、确定绩控制信授号时序在明确各粘控制信号母的基础上明，对它们识进行排序醒，列出控购制信号排贺序表，从摄而归纳并谎确定控制夹信号时序静，作为对庄控制单元这设计的技扎术要求，俊使系统正摔确执行算遇法流程。三.设计举清例例2-8:按照本章闸例2-6所设计的锐倒数变换叮器算法流申程图，设炒计其数据亏处理单元仍。为实现倒忘数变换器纯各子运算亏，需要5个存储器享，且应分愤别由相应恳的控制信殊号管理，剩它们是：a.A（16芦bit），存储虫待变换数浮据ARG率,实现A←AR世G。b.E（16b千it），存贼储规定胀误差数闭据ERR，实现E←ER炒R/2。c.Z（16b嘉it），存储魂变换结果Z。实现Z←1或Z←（Y×Z）。d.陷W（16b捧it），存放顾运算的中青间结果（A×Z），实存现W←（A×Z）。e.莲Y（16齐bit），存纹放中间痰结果（2-A徐×Z）数据，妈实现Y←（2-A×饿Z）。第一步矿导州出数据蒙处理单菠元的逻艰辑框图（1）存储器幅的选择。伪存储器是糟用以存储甜待处理的裙数据、中田间结果、跃输出数据蒙以及条件末反馈信息疏等。(2)运算器的寺选择倒数变换巧器算法流扯程图中，厚包括三种盘子运算：获乘法运算舞、减法运蔬算和比较杜运算。为至此，运算醒器和相应用的控制信核号作如下射选择和规基定：a.乘法器MUL。b.减法器SUB1。c.减法器SUB2。d.比较器COMP。由此，可汗得数据处震理单元的棚逻辑框图.第二步伴导出数境据处理单融元的逻辑咱电路图。根据上纪述逻辑旱框图，山选择实赵现数据暮处理单四元各模冻块的具缎体器件,即得数掘据处理萌单元的睛逻辑电徐路图.第三步心确定控店制信号基的时序在画出床数据处盲理单元察逻辑电寇路图的忙基础上慎，列出雷数据处基理单元奋所需的拔控制信饿号的时经序表.例2-9:试设计四他位乘法器达的数据处叉理单元.需3个寄存器RA,RB和RP分别存放衬被乘数A、乘数B和乘积箱（部分碧积〕P。需要1个计数器惯记录循环织次数。需要1个四位组并行私加法器厌。部分积P的移位可坏通过移位恰寄存器实触现。B1～B4的检测也藏可以采用构移位寄存突器将4位并行刘数据逐职位串行除移出检搏查。乘法器数邮据处理单刊元的逻辑朗框图乘法器班数据处谋理单元腥的逻辑处电路图数据处理沿单元所需漂的控制信申号及其时伐序步骤操作控制信号1WaitEND=12i←0，P←0输入A,BCR=0CA=CB1=CB0=13i←i+1P←P+ACC=1CM1=CM0=14右移PCM0=CB0=1数据处理窜单元所需饶的控制信厦号及其时答序步骤操作控制信号1WaitEND=12i←0，P←0输入A,BCR=0CA=CB1=CB0=13i←i+1P←P+ACC=1CM1=CM0=14右移PCM0=CB0=12.5控制单元循的设计一.系统控揪制方式系统控制尽的实质是伪控制系统糖中的数据而处理单元惊以预定的持时序进行号工作。控制方式该有三种类晒型：集中捆控制、分扫散控制和劈燕半集中控拖制.集中控缓制方式击经常有搬一个同桑步时钟别信号CP。子运初算的执腹行时间杯可能只果需一个呆时钟信火号的周帐期，也摘可能需嘱要若干旨个时钟烘周期；晃在某些叛情况下剥，子运搭算执行外时间并石不固定垫，而由充数据状藏态来决订定。1、集中奋控制数字系统何中，如果籍仅有一个资控制器，棋由它控制违整个算法亦的执行，陷则称为集妇中控制型.2、分散控掀制系统中没卖有统一的斧控制器，莲全部控制燃功能分散亭在各个子距运算器中花完成，称汽作分散控胖制型。分散控庭制的时悦序可以却是同步沾的，也盾可以是乎异步的欲。前者锋与集中蓄控制类档似，但遇各子运琴算器间陶需交换毅有关运呀算进程昂的信息闪。分散控制扶为异步时奸序时，没携有统一的脸时钟信号衣，执行顺夸序由子运酿算器产生化的进程信捉号控制。3、半集中舅控制系统中配吧有系统控亲制器，但肯对各子运妙算器又在追各自的控换制器控制铅下进行工粉作。系统旬控制器集绝中控制各秤子运算之弱间总的执锡行顺序。侍称为半集学中控制型去或集散型始控制器.二.控制器的糟基本结构羊和信号同斥步1、控制器乌的基本结踏构控制器的判输入信号尘有：外界浴对系统的胀输入（即劫外输入信题号）和数岁据处理单涌元所产生旷的条件反韵馈信息。推控制器的可输出信号贿有对数据连处理单元核的控制信牢号和对外园界的输出裁。控制器实剧际上就是溪一个同步尿时序电路(有限状魔态机).2、异步输闲入信号的妄同步信号同步练是指控制巧器与外部决输入信号主和来自数怨据处理单灾元的反馈呈信号之间晚的同步问典题，即异惧步输入信滨号的同步睁化.三.算法状裤态机图(ASM图)算法流跟程图，拴并未严惜格规定挪各操作符的时间画及操作赛之间的尤时序关饮系。采载用同步善时序结揪构的控路制器，离在时钟意脉冲的吨驱动下己完成各罗种操作闻，为此柏应该对灭各操作拼之间的诸时间关啦系作出球严格的久描述。算法状态朋机图(Al愈gor傍ith夏mic巧St鸡ate歪Ma比chi释ne肥Cha蛛rt，ASM图)便是一洪种描述鸭时钟驱啊动的控霸制器工地作流程合的方法法。ASM图的基本掠符号状态块对应控腐制器的肉一个工售作状态,与算法良流程图朋中工作染块的区税别在于,必须标泪明需要说产生的示输出控绿制信号(2)判别块对应某个林输入条件度的判断,与算法流割程图中判数别块的区率别在于,必须标明卧需要判别顽的输入信呢号.(3)条件输出坟块条件输出讯块不是一风个独立的虾状态,其中的盾输出信韵号除了熊与它之古前判别秃块中的仔输入条用件有关论外,还与判岔别块之描前的状些态块有裕关。因奏此它相践当于米幻玉里型输垦出，而斥状态块疼中的输嗓出相当圆于莫尔喷型输出辞。2。由算行法流程图午导出ASM图算法流程念图与ASM图之间存葛在明确的碗对应关系吃。例2-10：根国据前述老四位乘族法器的锦算法流新程图和准数据处莲理单元来导出其循控制器阿的ASM图.步骤操作控制信号1WaitEND=12i←0，P←0输入A,BCR=0CA=CB1=CB0=13i←i+1P←P+ACC=1CM1=CM0=14右移PCM0=CB0=1算法流程图ASM图算法流程图ASM图ASM图算法流程图ASM图算法流程图四.基于ASM图的控堡制器设革计一般无提需状态来化简,直接选择勉核心时序粉器件,状态分配(编码),推导激励复函数和输飘出函数,从而得出好控制器的径逻辑电路.例2-11：根据兼上例的ASM图,以D触发器为淡记忆元件,设计四位龙乘法器的照控制单元.状态分批配共4个状态恐，故仅粉需2个触发器狂。令ASM图(2)推导激亡励函数0001101100011011(2)推导激励腐函数00011011(2)推导激励型函数00011011(2)推导激励虾函数00011011(2)推导激励莫函数(3)推导输确出方程END=Q1Q0CR=Q1Q0CA=CB1=Q1Q0CB0=Q1Q0+Q1Q0=Q0

CC=Q1Q0CM1=Q1Q0BiCM0=Q1Q0Bi+Q1Q0(4)画逻辑愈电路图例2