数字电路课件 第四章-组合逻辑分析与设计

数字电路与逻辑设计兰州大学信息科学与工程学院2015年第四章组合逻辑分析与设计●

组合逻辑电路的特点及描述●

组合逻辑电路的分析和设计方法●

典型组合逻辑电路的分析●

基于小规模集成电路的组合逻辑电路分析

方法和设计方法●

基于中规模集成电路的组合逻辑电路的分

析和设计●竞争—冒险现象及其成因及消除竞争—冒

险现象的常用方法。

§1组合逻辑电路的特点及描述

数字电路可以分成两大类：一类叫做组合逻辑电路，另一类叫做时序逻辑电路。1.组合逻辑电路

组合逻辑电路的特点是：任意时刻的逻辑输出仅与该时刻的输入有关而与电路的历史状态无关。对n输入，m输出的组合逻辑电路的逻辑关系可描述为：(4.1.1式)。。2.组合逻辑电路功能描述

图中A、

B、

Ci

表示输入变量;Si

、Co表示输出变量。

逻辑符号图本身就是逻辑功能的一种表达方式。然而在许多情况下，用逻辑图所表示的逻辑功能不够直观，往往还需要把它转换为逻辑函数式、卡诺图或逻辑真值表的形式，以使电路的逻辑功能更加直观、明显。

ABCi

SiCo0000000110010100110110010101011100111111表4-1-1逻辑真值表逻辑函数表达式§2组合逻辑电路的分析和设计方法组合逻辑电路的分析就是对一个给定的逻辑电路，通过分析得出该电路的逻辑功能及特点的描述。通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式，得到输出与输入关系的逻辑函数式。

组合逻辑电路的设计就是根据问题进行逻辑描述，再依据逻辑设计的一套规则将逻辑问题用电路形式来实现。1.组合逻辑电路的分析方法

★分析方法：

首先确定组合逻辑电路的输入、输出变量关系，然后从输入端逐级写出逻辑函数表达式（代入法），最终得到整个电路的输入输出逻辑函数表达式。必要时对所得逻辑函数式进行化简（使逻辑关系更加简单明了）或通过反填真值表来观察和得出其逻辑功能。

2.组合逻辑电路的分析举例

例4-2-1：如图4-2-1所示，分析其逻辑功能，并给出分析步骤及结果根据所给逻辑电路逐级写出逻辑函数表

达式②对逻辑函数F1,F2进行化简（若有必要）显见F1,F2已为最简式

③

由于从逻辑函数表达式不易直接看出其逻辑功能，因此还需要给出真值表来分析总结逻辑功能,逻辑函数F1,F2对应的真值表如表4-2-1示

ABCF2F1

0000100110010100110110010101011100111110表4-2-1F1,F2对应的真值表④从真值表可见：

⑴当输入变量A,B,C中有奇数个“1”时，F2=1,否则F2=0;⑵当输入变量A,B,C中有偶数个“1”时，F1=1,否则F1=0;实际上⑤结论：该电路是一个3输入-2输出的组合逻辑电路，其逻辑功能是：对输入变量A,B,C的逻辑取值“1”的个数进行奇偶检测。例4-2-2①

根据所给逻辑电路逐级写出逻辑函数表达式：Si﹑Co②对逻辑函数Si

,CO进行化简（若有必要）③由于从逻辑函数表达式不易直接看出其逻辑功能，因此还需要给出真值表来分析总结逻辑功能，逻辑函数Si

,CO对应的真值表：

ABCi

Si

CO

0000000110010100110110010101011100111111表4-2-2Si,CO对应的真值④从真值表可见：⑴当输入变量A,B,Ci中有奇数个“1”时，Si=1,否则Si=0;⑵当输入变量A,B,Ci中有两个或两个以上的“1”时，CO=1,否则CO=0;⑤结论：

该电路是一个多入-多出的组合逻辑电路，其逻辑功能是：一位二进制全加器。输入变量A,B分别为加数和被加数；Si是本位和输出；CO对是本位向高位的进位；Ci对是低位向本位的进位。例4-2-3

同样是一位全加器，根据Si和Co的不同，可得出图4-2-3a和4-2-3b两种逻辑电路形式。一位全加器变形电路3.组合逻辑电路的设计方法

根据给出的实际逻辑问题，得出实现这一逻辑功能的最简单逻辑电路。“最简”是指：电路所用的器件数最少，器件的种类最少，而且器件之间的连线也最少。设计步骤：①．进行逻辑抽象

一般设计要求是用文字描述的一个具有一定因果关系的事件。这时就需要用一个逻辑函数来描述这一因果关系。即逻辑抽象。

分析事件的因果关系：确定输入变量和

输出变量。

定义逻辑状态的含意：逻辑状态赋值。

根据给定的因果关系列出逻辑真值表:一般情况下逻辑函数的最初形式是逻辑真值表。②写出逻辑函数式一般说，逻辑函数关系首先是以真值表的形式给出的。进一步可从真值表得到这个逻辑函数的标准表达，即：最小项表达式或最大项表达式。③选定器件的类型

为了产生所需要的逻辑函数，既可以用小规模集成的门电路组成相应的逻辑电路，也可以用中规模集成的常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路。应该根据对电路的具体要求和器件的资源情况决定采用哪一种类型的器件。④将逻辑函数化简或变换成适当的形式

在使用小规模集成的门电路进行设计时应将函数式化成最简形式。如果对所用器件的种类有附加的限制(例如只允许用单一类型的“与非门”)，则还应将函数式变换成与器件种类相适应的形式(例如将函数式化作“与非—与非”形式)。

在使用中规模集成的常用组合逻辑电路设计电路时，需要把函数式变换为适当的形式，以便能用最少的器件和最简单的连线接成所要求的逻辑电路。在采用计算机辅助设计时，逻辑函数的化简和变换都是由计算机自动完成的。⑤画出逻辑电路的连接图

根据上述所得逻辑函数最简表达式画出逻辑电路的连接图，原理性设计(或称逻辑设计)已经完成。

⑥工艺设计

为了把逻辑电路实现为具体的电路装置，还需要作一系列的工艺设计工作，包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、调试。这部分内容请读者自行参阅有关资料，这里就不作具体的介绍了。组合逻辑电路一般情况下的设计流程

Ⅰ（逻辑抽象）⑴

确定输入-输出变量的个数及关系。⑵逻辑变量取值“0”和“1”，一般按正逻辑定义。⑶列出逻辑真值表

Ⅱ（逻辑函数）⑴从逻辑真值表得到逻辑函数的最小项或

者最大项表达式。⑵逻辑函数化简。Ⅲ（选定器件）⑴采用小规模集成电路SSI,将化简后的逻辑函数按照所选定的器件类型变换成相应的逻辑表达式形式，如：“与-或”“与-或非”“与非-与非”等。⑵采用中规模集成电路MSI,将逻辑函数按照所选定的器件类型变换成相应的逻辑表达式形式.

⑶采用可编程逻辑器件PLD,如

ROM,PLA,PAL,GAL,FPGA,CPLD等。Ⅳ（画出相应的逻辑电路图）

上述的设计步骤并不是一成不变的，有的设计要求直接以真值表的形式给出，就不用进行逻辑抽象了。又如，有的问题逻辑关系比较简单、直观，也可以不经过逻辑真值表而直接写出函数式来。

4.组合逻辑电路的设计举例例4-2-4

设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯点亮，而且只允许：有一盏灯点亮。而当出现其他五种点亮状态时意味电路发生故障，要求发出故障信号。

设计步骤如下①逻辑抽象：

取红（R）、橘黄(A)、绿(G)三盏灯的状态为输入变量，逻辑定义：当灯点亮时对应的逻辑取值为1，当灯熄灭对应的逻辑取值时为0。取故障信号为输出变量，用Z表示，并规定正常工作状态下Z为0，发生故障时Z为1。根据题意可列出表4-2-3所示的逻辑真值表。

表4-2-3例4-2-4对应的真值表

ARGZ00010010010001111000101111011111②写出逻辑函数表达式（最小项表达式）③选定小规模集成电路（门电路）④进行逻辑化简

根据不同门电路，可化为不同逻辑表达式形式。常见的形式有：“与-或”；“与-或-非”；“与非-与非”等。卡诺图化简：最简逻辑函数表达式1.“与-或”2.“与非-与非”3.“与-或-非”4.“与非-与”⑤画出逻辑电路图如设计结果：

例4-2-5A

用门电路设计一个BCD8421码到葛莱码（Gray）码的代码转换器。(首先不考虑8421码的任意项)逻辑抽象：考虑取BCD8421码为：B=B3B2B1B0

葛莱码（Gray）码G=G3G2G1G0

列出真值表miB3B2B1B0G3G2G1G0m000000000m100010001m200100011m300110010m401000110m501010111m601100101m701110100m810001100m910011101m1010100000m1110110000m1211000000m1311010000m1411100000m1511110000逻辑函数(最小项表达式)逻辑化简（卡诺图）最简逻辑函数（与-或）结构逻辑电路图根据以上各式可得到“与-或”结构的逻辑电路图如图4-2-9示：

例4-2-5b在例

4-2-5a基础上，考虑任意项可使逻辑函数及电路更简单例4-2-5b对应的真值表miB3B2B1B0G3G2G1G0m000000000m100010001m200100011m300110010m401000110m501010111m601100101m701110100m810001100m910011101m101010****m111011****m121100****m131101****m141110****m151111****逻辑表达式卡诺图化简最简“与非-与非”逻辑表达式“与非-与非”结构逻辑电路讨论

对例4-2-5a和例4-2-5b进行对比，可见：

1.由于例4-2-5a未考虑8421码的任意项，

因此化简结果要比例4-2-5b复杂一些，

相应逻辑电路图4-2-9要比图4-2-11所用

器件数量多且型号，种类也多，电路连

线及结构也复杂一些。2.根据不同器件要求，最简逻辑表达式可

以有不同的形式。如“与-或”，“与非-

与非”等。因此，同一逻辑问题可以有不同的电路形式来实现

作业一(第5版）P209-210

4.3；4.5；4.6；4.7§3常用组合逻辑电路分析典型逻辑电路包括：编码器（Encoder）、译码器(Decoder)、数码转换器（CodeConverter）、数据选择器(Multiplexer)、数值比较器(MagnitudeComparator)、加法器(Adder)、函数发生器(FunctionGenerator)、奇偶校验器／发生器(Odd-EvenCheck/Generator)、数据分配器（Demultiplexer）等。这些逻辑电路都有相应的中、小规模集成电路产品。编码器

（Encoder）

编码器是把输入的每一个高、低电平信号编成一个对应的二进制代码。⑴普通编码器

对普通编码器，任何时刻只允许一个输入信号有效。图4-3-1是3位二进制编码器的框图，它的输入是I0I1I2I3I4I5I6I7高电平信号有效，输出是3位二进制代码Y2Y1Y0故把它叫做8线—3线编码器。输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111表4-3-18-3编码器的真值表

由于普通编码器的约束条件是任一时刻只允许一个有效输入（本例为逻辑高电平有效），同时考虑I0=1与I0I1I2I3I4I5I6I7=00000000全0的输出编码相同均为：Y2Y1Y0=000（对照P52定义）因此输出逻辑函数可简化为

可得出普通8-3编码器的或逻辑电路图，如图4-3-2示⑵.优先级编码器

（PriorityEncoder）①4-2优先级编码器

设编码器有4个输入端，分别为：K3K2K1K0(高电平输入有效

Ki=1)编码器输出为Y1Y0

功能控制及状况指示端为

逻辑功能及控制功能真值表见表4-3-2a(输出和状态变量用原变量给出；表4-3-2b(输出和状态变量用反变量给出)。

使能端输入端数据输出端状态输出端SK0K1K2K3Y1Y0YSYEX0****00001000000101***111011**1010011*1000101110000001表4-3-2a4-2优先编码器的真值表使能端输

入

端数

据

输出

端状

态

输出

端SK0K1K2K3

0

****11111

000011011***100

101**1001101

*1001010110001110表4-3-2b4-2优先编码器的真值表

根据上述逻辑函数表达式，可得到4-2优先编码器的两种逻辑电路，图4-3-3a原变量输出型和反变量输出型。②8-3优先级编码器

图4-3-4为集成8-3优先编码器74LS148的逻辑符号，S为使能控制端，Y’S和Y’EX为状态输出端，I’0I’1I’2I’3I’4I’5I’6I’7

为输入端，Y’2Y’1Y’0

为编码输出端。

编码器输入端（低电平有效），优先级由低到高排列依次是：I’0I’1I’2I’3I’4I’5I’6I’7

Y’S=0表示电路使能有效但无有效输入，Y’EX=0表示电路使能有效且有有效输入，从Y’2Y’1Y’0上可获得正确输出编码，真值表见表4-3-3a及4-3-3b所示。输入输出

1********11111011111111111010*******0000100******01001100*****011010100****0111011100***01111100100**011111101100*01111111101000111111111110表4-3-3a74LS148(8-3优先编码器)真值表

在进行电路逻辑功能分析和设计时，我们习惯于使用原变量定义的逻辑真值表。因此我们将表4-3-3a74LS148(8-3优先编码器)真值表中控制端，状态及数据输出端用原变量定义，如表4-3-3b同样可更方便的得出8-3优先编码器的逻辑表达式.若要得到反变量只需在原变量基础上求反即可。输入Ii输出SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX0********00000100000000000101*******1111011******10110011*****100101011****1000100011***10000011011**100000010011*10000000010111000000000001表4-3-3b74LS148(8-3优先编码器)真值表

说明111使能无效001使能有效但无有效输入010使能有效且有效输入表

4-3-474LS148控制端功能描述

由真值表显见I7优先级最高，I0优先级最低。③74LS148的扩展

74LS148是8-3优先级编码器，若要扩展为16-4优先级编码器只要将两片74LS148按图4-3-8所示连接即可。U1为高8位输入，U2为低8位输入，Z3Z2Z1Z0为4位二进制编码输出端。优先级高优先级低例如：⑴当输入分别为：

即只有A’5=0为有效输入时：U1(选通无效)的输出：

Y’2Y’1Y’0=111且U1的Y’s=0；Y’ex=1允许U2正常工作，经过U3U4U5U6

后输出“0101”；即十进制的5。⑵当输入为：

即只有A’11=0为有效输入时：U1的输出：Y’2Y’1Y’0=100；U2(选通无效)的输出：Y’2Y’1Y’0=111且U1的Y’EX=0;Y’S=1禁止U2进行编码工作，经过U3U4U5U6

后输出Z3Z2Z1Z0=1011；即十进制的11

；2.译码器(Decoder)

译码器的功能正好与编码器相反，输入为一个二进制代码，输出为一位有效电平（其它各位均为无效电平）或另外一种编码。常见的译码器有：二进制译码器；二-十进制译码器；显示译码器等。从译码器内部结构可分为：二极管与门阵列译码器；与非门构成的译码器（TTL）;中规模集成译码器。⑴二进制译码器①2-4线（与非门阵列）译码器A1A0Y3Y2Y1Y0000001010010100100111000逻辑真值表4-3-5②3-8线译码器74LS138输入输出G1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111174HC138的功能表74HC138低电平输出当

G1=1且

G2A=G2B=0

时：74LS138的扩展

*当实际应用中需要译码器输出端数量较多时，我们可以选用其它译码芯片，如：4-16译码器等，我们也可以通过用数片74LS138来扩展输出端。以下介绍用两片74LS138构成一个4-16译码器的方法，同理可构成5-32和6-64译码器。

74LS138的扩展74LS138的应用：例4-3-4用集成3-8译码器74LS138及与非门电路设计一个一位全加器。表4-3-8全加器逻辑真值表输入输出AiBi

CiSiCo0000000110010100110110010101011100111111真值表中Ai

和Bi是加数和被加数，Ci

是前级来的进位，Si

是本位和输出，Co是向上级的进位输出。可写出最小项表达式：

考虑到74LS138输出：

根据上述表达式可得出一位全加器的逻辑电路图如图4-3-12和图4-3-13例

4-3-5用74LS138译码器及与非门电路设计交通信号灯故障检测电路。ARGZ00010010010001111000101111011111逻辑真值表选定集成译码器74LS138及门电路设计,与小规模集成电路SSI门电路设计方法的不同点在于，最小项表达式不需要化简只要根据不同门电路，化为不同逻辑表达式形式如：与非-与非等。

第4章-习题二P211-2124.10;4.11;4.12;4.13;4.14例4-3-6用74LS138及门电路实现逻辑函数：需将Z1Z2Z3Z4改写成最小项表达式：

例4-3-7

用74LS138及门电路设计一个二进制整数乘法器，输入两个2位二进制数，输出4位二进制乘积。解：设a1a0和b1b0两个二进制数，积用Y3Y2Y1Y0表示，真值表如表4-3-12进一步可得：输入输出a1a0b1b0Y3Y2Y1Y000 00000000 01000000 10000000 11000001 00000001 01000101 10001001 11001110 00000010 01001010 10010010 11011011 00000011 01001111 10011011 111001

两位二进制整数乘法真值表

由与是四个输入变量，因此须用两片3-8译码器或一片4-16译码器实现。我们用两片3-8译码器74LS138及与非门实现。如图4-3-15b③4-16线译码器74LS154控制端输入端输出端DCBA

00000001111111111111110000011011111111111111000010110111111111111100001111101111111111110001001111011111111111000101111110111111111100011011111101111111110001111111111011111111001000111111110111111100100111111111101111110010101111111111011111001011111111111110111100110011111111111101110011011111111111111011001110111111111111110100111111111111111111102．二——十进制译码器二—十进制译码器的输入端为4位BCD码，输出为：集成电路有74LS42,逻辑真值表如表4-3-11

逻辑符号见图4-3-17a和图4-3-17b序号输入端输出端

miDCBA000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110101010111111111111101111111111111211001111111111131101111111111114111011111111111511111111111111

…………

74HC423．显示译码器①BCD-7段译码器

BCD-7段译码器是将4位BCD码变换成可驱动7段LED工作的一种译码器。常用的集成译码器有：7446,7447,7448;显示器常见显示器有：LED(LightEmittingDiode)发光二极管；LCD(LiquidCrystalDisplay)液晶显示器；CRT阴极射线管等。以LED-7段显示器为例，LED又分为共阳极和共阴极两大类，内部结构见图4-3-18和图4-3-19a及图4-3-19b.

对共阳极LED显示器来说，当a,b,c,d,e,f,g,dp端为低电平，即逻辑“0”时，对应的段（发光二极管）点亮；对共阴极LED显示器来说，当a,b,c,d,e,f,g,dp端为高电平，即逻辑“1”时，对应的段（发光二极管）点亮；这样的7段发光组成了数字0，1，2，3，4，5，6，7，8，9及一些简单的符号。从BCD码输入到7段显示驱动输出之间的逻辑关系就是BCD-7段译码器来完成的。

以7448集成BCD-7段显示译码器为例，芯片逻辑符号见图4-3-20a和4-3-20b.芯片引脚功能说明：芯片引脚功能说明：Ⅰ：

D,C,B,A:

4位二进制码输入，其中0000-1001为BCD码，1010-1111特殊符号。Ⅱ：

a,b,c,d,e,f,g,dp:译码器输出(7段及小数点)，对共阳极LED该段输出低电平信号时对应的字段发光二极管点亮而对共阴极LED该段输出为高电平信号时对应的字段发光二极管点亮。

Ⅲ:LT’灯测试输入引脚。

当LT’=0时，译码器强制输出“11111111”，显示”8.”平时LT’=1

Ⅳ:RBI’灭零输入引脚。

灭零的作用是将不希望显示的“0”熄灭。例如，整数有效数最高位左边的”0”，小数有效最低位右边的“0”

Ⅴ:BI’(RBO)’是两功能定义引脚.

⑴

BI’（灭灯）作为输入引脚。灭灯输入控制端，只要BI’=0无论输入D,C,B,A为什么数，译码器强制输出“00000000”,使共

阴极LED无条件熄灭。

⑵(RBO)’(灭0）作为输出引脚其功能是灭“0”输出指示及控制端，该片在灭“0”状态时(RBO)’可用作数片译码器级联

实现自动灭“0”。当D=C=B=A=0且灭零输入时才会有表示译码器已将本位“0”熄灭了。

ABCD输入输出DCBAabcdefg01100001111111011*00011011000021*00101110110131*00111111100141*01001011001151*01011101101161*01101001111171*01111111000081*10001111111191*100111110011101*101010001101111*101110011001121*110010100011131*110111001011141*111010001111151*111110000000根据上述真值表可得译码器输出的逻辑函数最小项表达式：用卡若图对反变量函数进行化简得最简“与-或”式如下：用“与-或-非”门实现：BCD－七段显示译码器7448的逻辑图7448的控制信号：（1）灯测试输入(LT)’当(LT)’=0时，Ya~Yg全部置为1(2)灭零输入(RBI)’当(RBI)’=0且A3A2A1A0=0000

时，则灭灯(3)灭灯输入/灭零输出(RI)’/(RBO)’②74LS48与共阴极LED显示器的连接用74LS48可以直接驱动BS201共阴极LED7段显示器，由于该芯片内部为集电极上拉电阻为2千欧姆外带负载能力有限，因此需要外接1K上拉电阻以提高带负载能力。如图4-3-21a所示

③74LS46与共阳极LED显示器的连接用

74LS46可以直接驱动BS201共阳极LED7段显示器，如图4-3-21b所示

当实现多位数码显示同时要求具有灭“0”控制功能时，可利用74LS48芯片上的/RBI(灭“0”输入)及/RBO(灭“0”输出)进行级联，如图4-3-22所示，（8位LED显示，4位整数，4位小数。保留至少一位整数和一位小数）其它位可灭“0”处理。例：利用(RBI)’和(RBO)’的配合，实现多位显示系统的灭零控制整数部分：最高位是0，而且灭掉以后，输出(RBO)’作为次高位的(RBI)’输入信号小数部分：最低位是0，而且灭掉以后，输出(RBo)’作为次低位的(RBI)’输入信号4．3．3数据选择器

(Multiplexer)1．数据选择器工作原理数据选择器实质上是通过一组数字地址编码来切换多路数字输入量之一与输出端连通的器件。原理示意图见图4-3-23示

集成数据选择器有74LS151(8选1)，74LS153(双4选1)，74LS152(16选1)逻辑符号见图4-3-24;4-3-25

以4选1为例，设4路输入为：D0D1D2D3

;地址输入端：A0A1;使能控制端：S;数据输出端Y

输入

控制

输出

Y

选择

数据输入A1A0

D3D2D1D0

**

****

1

0

00 ***0

0

0

00 ***1

0

1

01 **0*

0

0

01 **1*

0

1

10 *0**

0

010 *1**

0

111 0***

0

011 1***

0

1对4选1数据选择器：对双4选1数据选择器：对8选1数据选择器：A1A0Y11XX0000D10001D11010D12011D13“双四选一”，74HC153

分析其中的一个“四选一”例：用两个“四选一”接成“八选一”2．用数据选择器进行组合逻辑设计①数据选择器的扩展用两片8选1数据选择器74LS151扩展一个16选1数据选择器，如图4-3-28②

用数据选择器进行组合逻辑设计例4-3-8用4选1数据选择器及与非门电路设计一个交通信号灯故障检测电路.选定MIS4选1数据选择器74LS153及门电路设计。考虑由A和R量变量作数据选择器的地址信号，G作为数据，可写出：

例4-3-9用8选1数据选择器74LS151及门电

路实现逻辑函数：

配成最小项表达式：

将A,B,C作为地址信号，同时：D0=D3=D5=D7=1;D1=D2=D4=D6=0如图4-3-30第4章-习题三P212-2134.15;4.16;4.17;4.19;4.21；4.23;4.244．3．4数据分配器

1．数据分配器工作原理

数据分配器(DEMUX)的工作原理正好与数据选择器相反，数据分配器是将一条输入线路上的数据分配到相应的几条线路上.2．常用数据分配器①1线-4线数据分配器

可用一个74LS139(双2-4译码器)来实现1-4数据分配。

②1线-8线数据分配器同理也可用3-8译码器74LS138