第四章半导体存储器

第四章半导体存储器第1页，共44页，2023年，2月20日，星期四一、存储器分类存储器是计算机系统中的记忆设备，用来存储程序和数据存储元存储单元存储器一个二进制代码位，是最小的存储单位由若干个存储元组成1、按存储介质分类半导体存储器磁表面存储器例：磁盘存储器，磁带存储器第一节

概述第2页，共44页，2023年，2月20日，星期四2、按存取方式分类随机存储器顺序存储器半顺序存储器半导体存储器，磁芯存储器磁带存储器3、按存储器的读写功能分类只读存储器（ROM）随机存储器（RAM）4、按信息的可保存性分类永久性存储器非永久性存储器磁盘存储器，ROMRAM即：直接存取存储器（DAM）访问时读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关。磁盘存储器第3页，共44页，2023年，2月20日，星期四5、按串、并行存取方式分类并行存储器串行存储器6、按在计算机系统中的作用分类主存储器控制存储器辅助存储器缓冲存储器分类3第4页，共44页，2023年，2月20日，星期四半导体存储器双极型半导体存储器MOS半导体存储器静态MOS存储器(SRAM)动态MOS存储器(DRAM)非易失MOS存储器（NVRAM）双极型半导体存储器：读写速度快，集成度低，功耗大。MOS型半导体存储器：读写速度慢，集成度高，功耗小。二、半导体存储器分类第5页，共44页，2023年，2月20日，星期四三、只读存储器分类掩膜编程的ROM现场编程ROM可改写的PROM简称ROM，结构简单，集成度高，容易接口，价钱便宜。适合于存储成熟的固定程序和数据产品出厂时，没有存储任何信息，使用时由用户根据需要自行写入信息，一旦写入，不可更改速度高，功耗大，典型应用是作为高速计算机的微程序存储器简称EPROM，用户既可以采用某种方法自行写入信息，也可也可采用某种方法擦去并重新写入。紫外线擦洗的EPROM（UVEPROM）电擦洗的EPROM（E2PROM）作为标准程序或专用程序存储器可作为非易失性RAM使用第6页，共44页，2023年，2月20日，星期四※存储容量一个存储器中可以容纳的存储单元总数，称为该存储器的存储容量常用字数或字节数（B）表示，如64K字，512KB，10MBB：字节，8个二进制位※存取时间又称存储器访问时间，是指启动一次存储器操作到完成该操作所经历的时间。※存储周期连续启动两次独立的存储器操作所需间隔的最小时间。通常略大于存取时间，其时间单位为ns。存储容量反映了存储空间的大小存取时间和存储周期反映了主存的速度指标技术指标续1KB=B 1GB=B1MB=B 1TB=B四、存储器的技术指标第7页，共44页，2023年，2月20日，星期四五、存储器的分级结构三级存储器结构：高速缓冲存储器：存储速度快，存储容量小，成本高。外存储器：存取速度慢，存储容量大，成本低。主存储器：存取速度，存储容量，成本均介于高速缓冲存储器和外存储器之间。第8页，共44页，2023年，2月20日，星期四第二节随机读写存储器(RAM)半导体存储器双极型半导体存储器MOS半导体存储器静态MOS存储器(SRAM)动态MOS存储器(DRAM)非易失MOS存储器（NVRAM）双极型半导体存储器：读写速度快，集成度低，功耗大。MOS型半导体存储器：读写速度慢，集成度高，功耗小。第9页，共44页，2023年，2月20日，星期四一、基本结构及组成地址译码器存储矩阵存储器控制逻辑三态双向缓冲器

……

………………A0A1AP-1D0D1DW-1……R/WCEOE随机读写存储器的结构框图第二节随机读写存储器(RAM)第10页，共44页，2023年，2月20日，星期四1、存储矩阵存储体：能够寄存二进制信息的基本存储电路的集合体存储矩阵：存储体中的基本存储电路配置成一定的阵列，并进行编址，因此存储体又称为存储矩阵。

位结构常用于动态存储器和大容量静态RAM中基本存储电路的排列方法N×1结构N×4结构N×8结构字结构常用于容量较小的静态RAM中第11页，共44页，2023年，2月20日，星期四2、地址译码器地址译码器接收来自CPU的地址信号，并产生地址译码信号，以便选中存储矩阵中某一个或某几个基本存储电路，使其在控制逻辑的控制下进行读写操作。X地址译码器A0A1A2A30，015，00，1515，15Y地址译码器I/OX0X1……A4A5A6A7DDY0Y15DINDOUT存储容量：256×1位存储矩阵16行×16列行选信号列选信号如地址为00000000译码信号X0及Y0选中0，0号存储电路第12页，共44页，2023年，2月20日，星期四3、存储器控制逻辑存储器控制逻辑通过存储器的控制信号引线端，接收来自CPU或外部电路的控制信号，经过组合变换后，对存储矩阵、地址译码器以及三态双向缓冲器进行控制。常用控制引线端有选择应访问的存储器芯片控制输出三态缓冲器控制被选中芯片是进行读操作还是写操作芯片允许引线端或芯片开放引线端输出禁止引线端或输出开放引线端读写控制引线端或写开放引线端CE第13页，共44页，2023年，2月20日，星期四4、三态双向缓冲器半导体RAM的数据输入/输出控制电路多为三状态双向缓冲器结构，以便使系统中各存储器芯片的数据输入/输出端能方便地挂接到系统数据总线上。读出操作三态双向缓冲器基本存储电路数据总线芯片开放信号及输出开放信号有效写信号无效或读/写控制信号为读态写入操作芯片开放信号及写信号有效不进行读写操作芯片开放信号无效输出开放信号无效高阻第14页，共44页，2023年，2月20日，星期四二、典型存储器芯片举例1、Intel2114NMOS静态RAM1K×4位静态RAM，4位数据输入输出端具有三态控制，所有的输入输出端均与TTL电路兼容行选择A3A4A5A6A7A8存储矩阵

64×64……VCC地……输入数据控制I/O1I/O1I/O1I/O1CSWE列I/O电路列选择A0A1A2A9第15页，共44页，2023年，2月20日，星期四2114引脚排列及逻辑符号地址端：2114（1K×4）191018

A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）数据端：D3～D0（入/出）控制端：片选CS=0选中芯片=1未选中芯片写使能WE=0写=1读电源、地第16页，共44页，2023年，2月20日，星期四CSWEI/O1X高阻00写I/O口01读I/O口其他静态RAM的结构与6116相似，只是地址线不同，常用的型号有6264，62256第17页，共44页，2023年，2月20日，星期四2、Intel2164动态RAMIntel2164的容量为64K×1bit。2164（64K×1）18916NCDINWERASA0A2A1VDDVssCASDoutA6A3A4A5A7A0~A7地址输入CAS列地址选通DIN数据输入DOUT数据输出WE写开放RAS行地址选通VDD+5VVSS地第18页，共44页，2023年，2月20日，星期四动态半导体存储器的刷新动态MOS存储单元以电容的充电电荷存储信息，如果它处于静态时，电容上存储的信息将因电荷泄漏而逐渐消失。为了保持存储数据的正确，必须反复的对存储单元进行充电以恢复原来的电荷，这一过程称为刷新。刷新周期从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍，所用的时间间隔称为刷新周期（或再生周期），一般为2ms。常用的刷新方式：集中式刷新分散式刷新异步式刷新第19页，共44页，2023年，2月20日，星期四3.高集成度DRAM和内存条存储芯片容量变大。1M×1、1M×4、4M×1、16M×1等。片内集成刷新电路。常用的内存条30线(8＋1)72线(32+4)168线(64+8)第20页，共44页，2023年，2月20日，星期四三、双口RAM1.双端口存储器

由于CPU和主存储器在速度上不匹配，而且在一个CPU周期中可能需要用几个存储器字，这便限制了高速计算,为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速CPU和存储器之间有效传输的特殊措施

双端口存储器

双端口存储器是指同一个存储器具有两组相互独立的读写控制线路,并行操作，是一种高速工作的存储器。读写控制无冲突读写控制有冲突的读写控制第21页，共44页，2023年，2月20日，星期四第三节只读存储器一、概述只读存储器ROM，也称固定存储器或永久存储器

ROM中信息的写入通常是在脱机或非正常工作的情况下用人工方式或电气方式写入的。对ROM进行信息写入常称为对ROM进行编程。第22页，共44页，2023年，2月20日，星期四二、只读存储器ROM的分类掩膜编程的ROM现场编程ROM可改写的PROM简称ROM，用掩膜工艺来控制基本存储电路的晶体管能否工作，以便达到预先写入信息的目的。结构简单，集成度高，容易接口，价钱便宜。适合于存储成熟的固定程序和数据产品出厂时，没有存储任何信息，使用时由用户根据需要自行写入信息，一旦写入，不可更改速度高，功耗大，典型应用是作为高速计算机的微程序存储器简称EPROM，用户既可以采用某种方法自行写入信息，也可也可采用某种方法擦去并重新写入。紫外线擦洗的EPROM（UVEPROM）电擦洗的EPROM（E2PROM）作为标准程序或专用程序存储器可作为非易失性RAM使用第23页，共44页，2023年，2月20日，星期四三、只读存储器典型产品举例1.Intel2764UVEPROM存储器Intel2764A有13条地址线，8条数据线，两个电压输入端Vcc和Vpp，一个片选端CE，此外还有输出允许OE和编程控制端PGM第24页，共44页，2023年，2月20日，星期四Intel2764的工作方式选择

引脚

方式CEOEPGMA9A0VppVcc数据端功能读低低高××Vcc5V数据输出输出禁止低高高××Vcc5V高阻备用高××××Vcc5V高阻编程低高低××12.5V5V数据输入校验低低高××12.5V5V数据输出编程禁止高××××12.5V5V高阻标识符低低高高低高VccVcc5V5V制造商编码器件编码第25页，共44页，2023年，2月20日，星期四2.并行EEPROM28162816是容量2K×8的电擦除PROM，芯片的引脚排列与2716一致，只是在管脚定义上，数据线管脚对2816来说是双向的。以适应读写工作模式。突出特点：可以以字节为单位进行擦除和重写。2716的引脚排列第26页，共44页，2023年，2月20日，星期四Intel2816的工作方式选择管脚方式CEOEVpp数据线功能读方式低低＋4～＋6输出备用方式高×＋4～＋6高阻字节擦除低高＋21输入为高电平字节写低高＋21输入片擦除低＋9V～＋15V＋21输入为高电平擦写禁止高×＋21高阻第27页，共44页，2023年，2月20日，星期四四、新一代可编程只读存储器1.闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。闪速存储器的特点固有的非易失性廉价的高密度可直接执行第28页，共44页，2023年，2月20日，星期四2、用于存放BIOSBIOS是BASICINPUT/OUTPUTSYSTEM的缩写，中文意思为基本输入/输出系统。实际上，BIOS是一个程序，而且是计算机系统的一个核心程序，控制着计算机部件（包括板卡，外设）的运作,负责在开机时检测，初始化系统设备、装入操作系统并调度OS向硬件发出的指令，是一个系统模块。第29页，共44页，2023年，2月20日，星期四第四节CPU与存储器的连接一、连接时应注意的问题

CPU总线的带负载能力

CPU时序与存储器存取速度之间的配合第30页，共44页，2023年，2月20日，星期四扩充方法第四节CPU与存储器的连接二、存储器芯片的扩充1、位并联法适用于主存储器的字数（即存储单元数）与存储器芯片的字数相同，但位数不够的情况，即由M×N芯片→M×8主存储器①所需芯片数为，其中N是芯片每一存储单元的位数②扩展方法：地址线：直接相连数据线：保留读写控制线和片选控制线：直接相连第31页，共44页，2023年，2月20日，星期四例：用16K×1----16K×8的存储器…………D0D1D7CPU128CS

CSCSA0A13…A0A13A0A13A0A13DDDCS第32页，共44页，2023年，2月20日，星期四扩充方法2、字扩展法位数不变，在字向进行扩充。如：16K×8位存储器芯片→64K×8主存储器需4片16K×8芯片地址线、数据线、读/写控制线各自并联③片选信号线保留第33页，共44页，2023年，2月20日，星期四字扩展法组成的64K×8位RAMA13A0WED7D0…CS16K×8WECS16K×8WECS16K×8WECS16K×8WE……………地址线、数据线、读写控制线各自并联第34页，共44页，2023年，2月20日，星期四3、字位扩展法在字向和位向上均进行扩充如：存储容量为M×N位的存储器，若用L×K位的存储器芯片组成。共需个存储器芯片。例：用2K×4位存储器芯片组成8K×8位的存储器扩展方法：先在位向上扩展，采用位并联法，每两片为一组，即一页；然后在字向上扩展，采用字扩展法，共四组。第35页，共44页，2023年，2月20日，星期四字扩展法组成的64K×8位RAMA13A0WECS16K×1WECS16K×1WECS16K×1WECS16K×1WE……………×8×8×8×8D0~D7D0~D7D0~D7D0~D7D0~D7第36页，共44页，2023年，2月20日，星期四74LS1383:8译码芯片简介Y0~Y7译码输出端E1、E2、E3选通输入端A，B，C译码输入端输入必须同时为0，0，1时有效低电平有效不同编码对应于唯一的译码输出端第37页，共44页，2023年，2月20日，星期四三、半导体存储器与CPU的连接CPUMEM地址线数据线读写控制线片内地址线片选地址线地址线数据线读写控制线片选控制线对应连接对应连接直接连接直接连接译码方案第38页，共44页，2023年，2月20日，星期四线选例图地址范围：设未连地址线为1，以第一组为例A15A14A13A12A11A10……A1A0最低地址111000……00最高地址111011……11E000HEFFFH用线选方案构成的存储器，地址不连续，编程较困难。只适用于较小的存储器系统第39页，共44页，2023年，2月20日，星期四中央处理器CPUA15A14A13A0WED7D0…译码器CS16K×8WECS16K×8WECS16K×8WECS16K×8WE00011110……………低14位片内地址高2位片选地址芯片号地址范围片选片内地址十六进制表示A15A14A13…A1A0第一片最低地址最高地址

000000000000000000111111111111110000H3FFFH地址线、数据线、读写控制线各自并联第40页，共44页，2023年，2月20日，星期四芯片各芯片地址范围片选片内地址十六进制表示

A15~A14A13…A1A0第一片最低地址0000,0000,0000,00000000H

最高地址0011,1111,1111,11113FFFH第二片最低地址0100,0000,0000,00004000H

最高地址0111,1111,1111,11117FFFH第三片最低地址1000,0000,0000,00008000H

最高地址1011,1111,1111,1111