电子技术基础课件第4章双稳态触发器

第4章双稳态触发器

本章要点

本章介绍双稳态触发器的电路结构、工作原理和动作特点，是了解、分析和设计时序逻辑电路工作机理的基础。双稳态触发器是具有输出状态受输入端数据控制、并能保持“0”或者“1”两个稳定状态的电路，它是构成时序逻辑电路的基本部件。分类：按照结构不同，触发器可分为：

(1)同步触发器，为时钟(电平)触发方式。

(2)主从触发器，为脉冲触发方式。

(3)边沿触发器，为边沿触发方式。根据逻辑功能的不同，触发器可分为：

(1)RS触发器(2)JK触发器

(3)D触发器(4)T触发器（T’触发器）

4.1基本RS触发器4.1.1与非门构成的基本RS触发器1．电路组成及工作原理电路逻辑符号表示低电平触发表示输出Q的取反工作原理0111001初态（或称为旧态，原态）次态（或称为新态）置位端触发器置1态或置位101100复位端置0态或复位110011111100保持原态或存储状态0011禁态1111？？不定态逻辑功能表简化功能表状态转换图禁态禁态禁态不定态逻辑功能表DS0tDR0tQ0tQ0t001111由与非门构成的集成四基本RS触发器芯片74HC279简介管脚图功能表例：在用与非门组成的基本SR触发器中，设初始状态为0，已输入R、S的波形图，画出两输出端的波形图。在任何时刻，输入都能直接改变输出的状态。例:已知由与非门构成的SR锁存器输入端的波形，试画出输出端Q和Q的波形4.1.2或非门构成的基本RS触发器电路逻辑符号高电平有效逻辑功能表简化功能表注：CD4043（CMOS）是四或非门构成RS触发器的集成芯片。波形分析：4.1.3基本RS触发器的特点及应用

基本RS触发器的特点是输入端状态直接影响输出端状态，所以基本RS触发器是其它触发器的组成部分之一，做为设置触发器的初态的控制端口应用之一：防抖电路防抖电路工作波形RS触发器的特点总结：（1）有两个互补的输出端，有两个稳定的状态。（2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。（3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。（4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。在任何时刻，输入都能直接改变输出的状态。4.2时钟RS触发器4.2.1同步RS触发器1．时钟触发器定义

在数字电子系统中，常常要求电路能按照一定节拍的控制来工作，如在两位数字时钟显示电路中，数字就是按照每秒钟的时间进行变化。这就需要一个节拍控制信号，我们把这个控制信号称为信号，也叫时钟脉冲（ClockPulse），用CLK表示时钟CLK波形将带有时钟控制触发的触发器统称为时钟触发器2．同步RS触发器的电路及工作原理电路基本RS触发器逻辑符号只有在CLK＝1时，RS才能起作用输入控制门工作原理0①CLK=011保持原态②CLK=11001110110111100110111001功能表状态转换图时序图特性方程

时钟触发器除了用功能表、状态转化图和时序图描述逻辑功能外，还可以利用特性方程。触发器的特性方程就是其输出次态与触发器的输入端数据和输出初态的逻辑关系式。

由时序图看出，同步RS触发器在CLK=1期间，输出状态随输入状态改变而改变。同步RS触发器动作特点图5.3.2无小圆圈表示高电平控制在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成制定状态，故实际的同步SR触发器设置了异步置位端SD和异步复位端RD，其电路及图形符号如图5.3.2所示小圆圈表示低电平有效当CLK＝0情况下，SD

＝0，RD＝1，Q＝1；

SD＝1，RD＝0，Q＝0。不用设置初态时，SD＝RD＝1对于同步SR触发器，电路、时钟及输入端波形如图，若初始化Q

＝0，试画出Q和Q的波形。

由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。

有效翻转

空翻时钟触发方式的动作特点：①在CLK＝0期间，SR触发器的状态不变化。只有CLK=1期间，S和R的信号都能通过引导门G3和G4门，从而使得触发器置成相应的状态；②在CLK＝1的全部时间里S和R的变化都将引起触发器输出端状态的变化。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。这种在CLK由“0”到“1”整个正脉冲期间触发器动作的控制方式称为时钟触发方式。例：对于同步SR触发器，电路、时钟及输入端波形如图所示，若Q

＝0，试画出Q和Q的波形。解：输出波形如图所示解：其输出波形如图所示例：电路如图所示，已知S、R、RD和CLK的波形,且SD

=1,试画出Q和Q的波形。4.2.2主从RS触发器

电路逻辑符号表示在CLK下降沿到来后触发为了避免空翻现象，提高触发器工作的可靠性，希望在每个CLK期间输出端的状态只改变一次，则在时钟触发的触发器的基础上设计出脉冲触发的触发器。注意：主从触发器的状态相同01011010工作原理①CLK=00111主触发器保持状态不变，从触发器也保持原态不变②CLK=11011主触发器状态随输入S、R改变，但从触发器保持原态不变③CLK=1→CLK=01→

00→

111主触发器状态不变，从触发器状态与主触发器新态相同主从触发器的触发翻转分为两个节拍：（1）当CLK＝1时，CLK’＝0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。（2）当CLK由1跃变到0时，即CLK=0、CLK’＝1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。

特点：（1）主从触发器的翻转是在CLK由1变0时刻（CP下降沿）发生的。（2）CLK一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。

主从RS触发器输出端状态的改变是在时钟脉冲下降沿发生的。其功能表、状态转换图、特性方程与同步RS触发器相同主从触发器的特点【例1】输入端S、R和时钟脉冲CLK的波形如图所示，加到主从RS的输入端，设初态为1，画出主触发器和从触发器输出端的波形。解：禁态不定态4.2.3时钟RS触发器的应用时钟RS触发器可以作为存储器，即可以存储二进制数码存储器电路注：主从RS触发器克服了同步RS触发器在CP＝1期间多次翻转的问题，但在CLK＝1期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守SR＝0.4.3JK触发器4.3.1主从JK触发器

虽然主从RS触发器克服了同步RS触发器在CLK=1期间的输出状态不断随输入变化而变化，但仍然存在约束条件。为了使触发器输入数据不受约束，则将主从RS触发器的输出端反馈到输入端，构成了主从JK触发器。电路逻辑符号110主触发器的状态随JK变化0011．主从JK触发器的工作原理①J=K=00011保持原态：工作原理：①J＝K＝0主触发器保持原态，则触发器（从触发器）也保持原态。即Q*＝Q②J＝0，K＝101若Q＝0，Q＝1S主=J

Q

＝0R主＝KQ=0主触发器保持原态Q*主=Q主

=0在CLK的，从触发器保持不变，即Q*=Q=0若Q＝1，Q＝0S主＝0R主＝1在CLK＝1时，主触发器翻转为“0”，即Q*主=0在CLK的，从触发器由“1”翻转为“0”，即Q*=0,Q*=1Q*=0③J＝1，K＝010若Q＝0，Q＝1S主＝J

Q

＝

1R主＝KQ=0在CLK＝1时，Q*主=1，Q主*

=0在CLK的，从触发器由“0”翻转为“1”，即Q*=1若Q＝1，Q＝0S主＝0R主＝0Q*主＝1在CLK的，即Q*=1,Q*=0Q*=1④J＝1，K＝111若Q＝0，Q＝1S主＝J

Q

＝

1，R主＝KQ=0在CLK＝1时，主触发器翻转为“1”即Q*主=1在CLK的，从触发器由“0”为“1”，即Q*=1若Q＝1，Q＝0S主＝0R主＝1在CLK＝1时，主触发器翻转为“0”，即Q*主=0在CLK的，即Q*=0,Q*=1Q*=Q2．主从JK触发器的功能表、状态转换图和时序图功能表简化功能表状态转换图一次变化【例2】对于主从JK触发器，若时钟脉冲CLK、J、K输入端的波形如图所示，设触发器的初态为“1”，试画出主、从触发器输出端Q主和Q的时序波形解：10干扰脉冲干扰脉冲一次变化：在初态Q=0且CLK=1期间，J出现干扰脉冲会使触发器发生状态变化；在初态Q=1且CLK=1期间，K出现干扰脉冲也会使触发器发生状态变化。一次变化脉冲触发方式的动作特点：1.分两步动作：第一步在CLK＝1时，主触发器受输入信号控制，从触发器保持原态；第二步在CLK到达后，从触发器按主触发器状态翻转，故触发器输出状态只改变一次

。CLK到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CLK＝1输入信号的变化过程。2.因为主从JK触发器受到反馈回来的输出端的影响，在CLK＝1期间，主触发器只可能翻转一次，一旦翻转了就不会翻回来。但主从SR触发器在CLK＝1期间S、R多次改变时主触发器会多次翻转。例已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图(设初态为0)在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间Q的状态。主从JK触发器芯片74HC72简介管脚图功能表逻辑符号置位端复位端4.3.2边沿JK触发器由于主从JK触发器存在一次变化问题，所以抗干扰能力差。为了提高触发器工作的可靠性，希望触发器的次态（新态）仅决定于CLK的下降沿（或上升沿）到达时刻的输入信号的状态，与CLK的其它时刻的信号无关。这样出现了各种边沿触发器。逻辑电路逻辑符号触发脉冲下降沿翻转工作原理0100111010111011Q随JK变化

边沿JK触发器的输出状态随输入改变只在脉冲下降沿到来的那一瞬间动作特点：

输出端状态的转换发生在CLK的上升沿或下降沿到来时刻，而且触发器保存下来的状态仅仅决定CLK上升沿或下降沿到达时的输入状态，而与此前后的状态无关。

边沿触发器的共同动作特点是触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入的逻辑状态，故有效地提高了触发器的抗干扰能力。集成双边沿JK触发器74HC112简介管脚图功能表【例3】若将例2的各输入电压输入到74HC112的某一个边沿触发器上，设初态为1，试画出输出端Q的波形解：1110100000结论：边沿JK触发器克服了主从JK触发器在CP=1期间主触发器一次变化问题，提高了触发器的抗干扰能力4.3.3JK触发器的特点及特性方程4.3.4JK触发器的应用JK触发器的应用非常广泛，它可以构成分频电路、计数器、寄存器以及脉冲序列发生器等等分频电路实际接线电路波形ff／2f／44.4D触发器、T触发器及T′触发器4.4.1D触发器D触发器也称锁存器，其输出状态随输入数据而变。功能表特性方程：状态转换图D触发器的动作特点：在触发脉冲CLK的作用下，输出端状态总是跟随输入端的状态，但要滞后输入端的状态。电路构成：1．由同步RS触发器构成的D触发器原理电路逻辑符号2．主从RS触发器构成的D触发器原理电路逻辑符号3.边沿D触发器原理电路逻辑符号CLK=1100工作原理CLK=0010CLK由0变为1（上升沿到来）0111例已知边沿D触发器的输入波形，画出输出波形图。解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CLK的上升沿。（2）判断触发器次态的依据是CLK上升沿前一瞬间输入端D的状态。【例4】电路及输入信号X和CLK脉冲波形如图所示，试画出输出端Y1和Y2的波形，设触发器的初态均为“0”。解：，

例试画出图(a)所示电路的Q1和Q2的波形。设各触发器初态为01DQQ¢C1CLK1DQC1R¢DAQ1(a)电路Q2Q¢CLK0tA0t(b）波形1DQQ¢C1CLK1DQC1R¢DAQ1(a)电路Q2Q¢CLK0tA0t0tQ10t(b)波形Q2集成双上升沿边沿D触发器74HC74简介

引脚图功能表