![基于FPGA的DDC的设计-设计应用_第1页](http://file4.renrendoc.com/view/b68b9d166d4f576121b4087e4b8e8a1b/b68b9d166d4f576121b4087e4b8e8a1b1.gif)
![基于FPGA的DDC的设计-设计应用_第2页](http://file4.renrendoc.com/view/b68b9d166d4f576121b4087e4b8e8a1b/b68b9d166d4f576121b4087e4b8e8a1b2.gif)
![基于FPGA的DDC的设计-设计应用_第3页](http://file4.renrendoc.com/view/b68b9d166d4f576121b4087e4b8e8a1b/b68b9d166d4f576121b4087e4b8e8a1b3.gif)
![基于FPGA的DDC的设计-设计应用_第4页](http://file4.renrendoc.com/view/b68b9d166d4f576121b4087e4b8e8a1b/b68b9d166d4f576121b4087e4b8e8a1b4.gif)
![基于FPGA的DDC的设计-设计应用_第5页](http://file4.renrendoc.com/view/b68b9d166d4f576121b4087e4b8e8a1b/b68b9d166d4f576121b4087e4b8e8a1b5.gif)
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
精品文档-下载后可编辑基于FPGA的DDC的设计-设计应用摘要:数字下变频技术是软件无线电的技术之一。本文首先介绍了DDC的组成结构,然后详细分析了DDC各功能模块的工作原理,通过Modelsim完成了DDC其主要模块的仿真和调试,并进行初步系统级验证。在仿真的基础上使用了FPGA开发系统,实测了DDC的性能。
0引言
近年来,软件无线电已经成为通信领域一个新的发展方向,数字下变频技术(DigitalDownConverter-DDC)是软件无线电的技术之一,也是计算量的部分,一般通过FPGA或专用芯片等硬件实现。
现场可编程门阵列(FPGA)是一种由用户自行配置的高密度专用数字集成芯片,具有小型化、低功耗、可编程、数字化和快速方便实用的特点。FPGA的灵活性与高速处理的能力,使其由一种灵活的逻辑设计平台发展为重要的信号处理元件,在各种软件无线电产品中得到了广泛的应用。
本文设计和实现了基于FPGA的可编程DDC(DDC),用于宽带数字中频软件无线电接收机中,完成数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法,将整个DDC划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。
DDC由数控振荡器(NCO)、数字混频器和积分清洗滤波器三部分组成,如图1所示。从原理上比较,DDC和模拟下变频器是一致的,都是输入信号与本地振荡信号混频,然后经低通滤波器滤除高频分量,得到基带信号。
1DDC的设计
1.1数控振荡器的设计
NCO是DDC中的重要组成部分,NCO的目标是产生频率可变的正交正、余弦样本信号。NCO产生正弦波样本通常可采用查表法。即通过输入的相位数据来寻址查表以输出相应的正弦波幅值。如图2所示,码发生器由相位累加器和查找表构成。累加器按已定的步长进行累加,在每个参考时钟周期累加,并将结果存入寄存器。当结果溢出时重复执行,累加的过程可以看作NCO输出频率的周期。使用查找表选择相应的SIN和COS值输出。若使用字长为N位宽的累加器,对于某一频率控制字A,输出频率fout与输入频率控制字A的关系为:
其中,fclk为系统时钟。只要改变控制字A的大小,就可以控制输出频率fout。fout变化的步长△f由累加器的数据宽度决定。即:
1.2数字混频器和积分清洗滤波器的设计及实现
在本设计中,全部过程均采用数字化处理,DDC由一对载波混频器和一对积分清洗滤波器组成。载波混频器主要用来实现下变频,积分清洗滤波器用来去掉高频分量,数据信息通过监测相邻两个符号时间内的相位变化来解调数据。两路信号在经过积分清洗滤波器后,输出信号的函数形式仍然不变,只是信号的幅值发生了变化。
由于利用FPGA设计时,采用的是数字化的解调过程,因此在用VHDL实现时,需要将送过来的基于比特数据类型的位矢量先转化为有符号数,然后再进行数字运算,运算过程结束后,再将其转化为位矢量以便于进行信号的传输。两个载波混频器的输入信号为前端送来的2比特的采样数据,取值分别为±1和±3,其中,“00”代表‘1’,“01”代表‘3’,“10”代表‘-1’,“11”代表‘-3’,同样,本地载波取值±1,±3,这样经过载波混频后得到了±1、±3、±9等6个值。将这6个值用三位二进制数表示,高位为符号位,0表示正,1表示负,低位为数据位00、01、10分别代表1、3、9。所以载波混频器比较简单,用简单的门电路就可以实现,图3为混频器的综合图。对于本系统来说,虽然载波NCO的输出不是一个方波,但对整体设计没什么影响。
在实现积分清洗滤波时,采取了前后两个样点相加(基于主时钟mainclk),然后由chip时钟(chipclk)进行抽样输出。这样做可以回避低通滤波器的同步问题。因为如果采取累加10次(Tchip=10Tmain)然后输出累加量方式的话,需要准确确定Iout和Qout的chip同步点,这样才能恢复出正确的基带信号。因此接收进来的QPSK信号经过下变频和低通滤波后的波形如图5中的iout和qout所示。
2DDC的系统仿真
通过VHDL语言编写NCO模块,其在Modelsim中的仿真如图4所示。
其中:clk为基准时钟信号;i和q分别为sin、cos两路载波输出;carrclock为载波周期时钟,用来记录载波周期个数;loadp为装载初始相位有效信号;p_init为初始相位值;fctrl为频率控制字。本设计用的是全局时钟作为工作时钟,所以虽然载波NCO的输出不是一个方波,但对整体设计没什么影响,本地载波在一个周期内有4个相位,输出为系统时钟的分频信号。
图5是数字混频器仿真图,其中,samplein为接收到的信号,本文中用伪随机码;sinin、cosin为输入的两路载波信号;iout、qout为输出结果。
3结论
本文所设计的简单DDC系统可以完成基本的下变频功能,适用于各种需要进行下变频的场合。并可免去使用DDC芯片的麻烦,有效实现所期
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 第三章 烃的衍生物 测试题 高二上学期人教版(2019)化学选择性必修3
- 讲解员礼仪培训
- 疏散楼梯安全要求全解析
- 席汉综合征低钠血症
- 黄金卷01(参考答案)-【赢在高考·黄金8卷】备战2024年高考地理模拟卷(湖南专用)
- 外科护理学伤口护理
- 口腔护理洁牙
- 金正昆商务礼仪培训课件
- 2024年超低频综合参数测试仪合作协议书
- 离婚后商标转让协议书
- 施工单位法定代表人及项目负责人安全生产承诺书
- 得胜调音台R-208说明书
- 机组A级检修精品工程策划方案
- 政府投资项目审计常见问题及其定性依据课件
- (完整)小学二年级生命安全教育教学计划
- 四年级上册书法课件- 1长横 |通用版 (共13张PPT)
- 健康评估-绪论课件
- 2023届高考语文文学类阅读分类训练:法国文学类(含答案)
- 迎东风电场反事故措施汇编
- 电子政务外网运维管理系统解决方案
- 电子课件-《公路勘测及简单设计》-B12-1385-绪论
评论
0/150
提交评论