关于多路同步串口的FPGA传输实现-基础电子_第1页
关于多路同步串口的FPGA传输实现-基础电子_第2页
关于多路同步串口的FPGA传输实现-基础电子_第3页
关于多路同步串口的FPGA传输实现-基础电子_第4页
关于多路同步串口的FPGA传输实现-基础电子_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

精品文档-下载后可编辑关于多路同步串口的FPGA传输实现-基础电子随着集成电路技术的发展，FPGA和DSP以及ARM以其体积小、速度快、功耗低、设计灵活、利于系统集成、扩展升级等优点，被广泛地应用于高速数字信号传输及数据处理，以DSP+FPGA+ARM的架构组成满足实时性要求的高速数字处理系统已成为一种趋势，本文主要研究FPGA在高速多路数据传输中的应用。

系统结构

在DSP多路串行数据同时向ARM发送的系统中，因为数据通道有并行要求，应用FPGA硬件并行的特点，由FPGA并行接收多路数据，经过缓冲后再发送至ARM进行数据的处理的方案，系统结构图如图1所示。

图1系统结构图

FPGA处理模块实现

DSP的串口传输方式为同步串口，每组DSP串口有4个端口，分别为:clk,frame.,data_a，data_b[3]。数据端口有两个，本例中只使能data_a,以下统一称为data。

DSP同步串口传输时序如图2所示，当frame为1时，串行数据有效，当frame为0时，一帧数据传输结束。本例中DSP传输的一帧数据为32bit。

图2DSP同步串口传输时序图

FPGA内部采用异步FIFO解决DSP时钟频率和FPGA时钟频率不匹配的问题，写时钟由DSP输出的同步时钟信号提供，时钟频率为60MHz;读时钟由FPGA的锁相环PLL时钟提供，PLL输出时钟频率为100MHz。

接收模块

由于DSP的8个同步串口同时写入，FPGA数据接收模块一共有8个，每个模块接收到的数据都存放在一个特定的FIFO中，将其称之为R_FIFO。

DSP输出信号为frame,clk,data，FPGA以DSP同步串口的输出时钟clk作为采集数据的时钟。系统上电结束后，FPGA等待ARM发送接收允许指令，接收允许后，FPGA就可以开始接收数据。

当frame信号为高，FPGA即开始接收从DSP发送的串行数据，在每个dsp_clk的上升沿读取一个bit的数据，之后将数据转入移位寄存器中。FPGA引入一个模块，时刻监测frame的下降沿，当frame下降时，即表示一个字的数据发送完毕，移位寄存器的数据放入R_FIFO的数据输入口，将R_FIFO的写使能置高，向R_FIFO发出写入请求，写入此时的数据至R_FIFO中，依次循环。当R_FIFO中的数据个数不为0时，即向FPGA的发送模块发送请求。

发送模块

接收模块接收到DSP同步串口数据后，即通过reg与answer信号与FPGA数据发送模块之间进行数据传输，如图3所示。

图3FPGA接收及发送模块

当接收模块有请求时，发送模块即将接收模块采集到的数据写入发送模块的缓存FIFO中，将其称之为S_FIFO。每轮从R_FIFO中传输的8个数据均依次存入S_FIFO中。

因为DSP的8个同步串口均同时工作，可以认为当有一个输入模块的数据接收完毕时，8个端口的数据均应该接收完毕，保险起见，可以延时若干时钟周期后开始接收数据。从端口0至端口7为一轮，若此时有端口没有数据，即可认为此端口暂无数据输出,用数据0

人人文库> 全部分类> 行业资料 > 各类标准

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论