东北大学微机原理第三讲

1微型机存储器结构(1)CPU内可以有十几个、几十个寄存器，它们的速度最快、位价最高、容量最小。(2)在主存与CPU间，插入了比主存速度更快，容量更小的缓存，显然其价位要高于主存。主存与缓存之间的数据调动是由硬件自动完成的。(3)主存储器（内存）用来存放将要参与运行的程序和数据，并能由CPU直接随机存取，其速度与CPU速度差距较大。（4）辅助存储器容量比主存大得多，大都用来存放暂时未用到的程序和数据文件。CPU不能直接访问辅存，辅存只能与主存交换信息。现在是1页\一共有38页\编辑于星期一2存储器的组织存储器容量单位位（bit）是二进制数的最基本单位，也是存储器存储信息的最小单位。字节（Byte）是计算机中数据处理的基本单位，一个字节由8位构成，即1B=8bit。字（Word）可以表示两个字节，即16位。现在是2页\一共有38页\编辑于星期一存储器的组成存储器芯片由存储体、地址译码驱动电路、I/O和读写电路构成存储体。存储体是存储器的核心，程序和数据都存放在存储体中。地址译码。地址译码驱动电路实际上包含译码器和驱动器两部分。译码器将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平，以表示选中了某一存储单元，然后由驱动器提供驱动电流去驱动相应的读写电路，完成对被选中存储单元的读写操作。I/O和读写电路。I/O和读写电路包括读出放大器、写入电路和读写控制电路，用以完成被选中存储单元中各位的读出和写入操作。现在是3页\一共有38页\编辑于星期一随机读取存储器（RandomAccessMemory-RAM）随机存取存储器中的内容即可以读出，也可以写入。读出时并不损坏原来存储的内容，只有写入时才修改原来所存储的内容。断电后，存储内容立即消失，即具有易失性。只读存储器（ReadOnlyMemory-ROM）

ROM是只读存储器。顾名思义，它的特点是只能读出原有的内容，不能由用户再写入新内容。ROM中存储的内容不会因断电而丢失，即具有非易失性。常用的存储芯片分为两种：现在是4页\一共有38页\编辑于星期一RAMROM动态RAM（DynamicRAM）集成度高、芯片引脚数少，封装尺寸小、功耗低、需要实时刷静态RAM（StaticRAM）存取速度快PROMEPROMEEPROMFlashMemory只允许数据写入一次需要用紫外线照射擦除不能对个别需要改写的单元进行单独擦除用电气方法将存储内容擦除，既可局部擦写，又可全部擦写具有擦除、重写速度快的特点，而且至少可以擦写/编程上万次现在是5页\一共有38页\编辑于星期一8K×8位的静态RAM6264为地址输入为数据输入/输出分别为片选信号为写允许信号为读允许信号

8K=213现在是6页\一共有38页\编辑于星期一现在是7页\一共有38页\编辑于星期一现在是8页\一共有38页\编辑于星期一32K的EPROM27256Vcc接+5VVpp平时接+5V，当其接+25V时用来完成编程的需要Vss为地CS为片选端OE为输出允许端32K=215现在是9页\一共有38页\编辑于星期一现在是10页\一共有38页\编辑于星期一512kFLASH29C0403条控制线5V编程电压19条地址线（A0～A18）8条数据线（D0～D7）现在是11页\一共有38页\编辑于星期一现在是12页\一共有38页\编辑于星期一总结存储器件的引脚分类地址引脚一个存储器件的地址线条数由存储器的容量决定。数据引脚用来选择存储器件中的一个存储单元通过数据线能够输入数据（存储），也能够提取数据（读出）被标为从A0（最低有效地址输入）到An被标为D0~Dm现在是13页\一共有38页\编辑于星期一控制引脚ROM通常只有一个控制输入输出允许（）或是输出选通（）

RAM通常有一个或两个控制输入一个控制输入，则常称为

两个控制输入通常标为选择引脚每个存储器件都有一个输入（有时不止一个）用来选择或允许存储器件常称为片选（），片允许（）

选择线通常由地址译码电路的译码线给出的信号控制。如果一个容量为32KB的存储器件选择线被译码，其首地址为10000H，则它的最后一个单元地址为17FFFH。现在是14页\一共有38页\编辑于星期一3存储器与CPU的连接现在是15页\一共有38页\编辑于星期一读操作是指从CPU送来的地址所指定的存储单元中取出信息，再送给CPU，其操作过程是：现在是16页\一共有38页\编辑于星期一写操作是指将要写入的信息存入CPU所指定的存储单元中，其操作过程是：现在是17页\一共有38页\编辑于星期一4地址译码解决CPU的地址引脚数与存储器的地址引脚数不匹配问题简单的门电路译码器11111XXXXXXXXXXXXXXX无关项A14~A0被写为逻辑0，确定最低地址11111000000000000000=F8000H无关项A14~A0被写为逻辑1，确定最高地址。11111111111111111111=FFFFFH现在是18页\一共有38页\编辑于星期一专用译码集成电路译码现在是19页\一共有38页\编辑于星期一A19A18A17A16A15……A01111X……X无关项A15~A0被写为逻辑0，确定最低地址。11110000000000000000=F0000H无关项A15~A0被写为逻辑1，确定最高地址。11111111111111111111=FFFFFH现在是20页\一共有38页\编辑于星期一如果需要与译码器的输出Y0相连现在是21页\一共有38页\编辑于星期一如果需要与译码器的输出Y6相连现在是22页\一共有38页\编辑于星期一可编程逻辑器件译码现在是23页\一共有38页\编辑于星期一现在是24页\一共有38页\编辑于星期一A19A18A17A16A15……A0000XX……X无关项A16~A0被写为逻辑0，确定最低地址。00000000000000000000=00000H无关项A16~A0被写为逻辑1，确定最高地址。00011111111111111111=1FFFFH当A19、A18、A17都是逻辑0时，ROM为逻辑0现在是25页\一共有38页\编辑于星期一A19A18A17A16A15……A0011XX……X无关项A16~A0被写为逻辑0，确定最低地址。01100000000000000000=60000H无关项A16~A0被写为逻辑1，确定最高地址。01111111111111111111=7FFFFH当A19=0、A18=1、A17=1时，RAM为逻辑0现在是26页\一共有38页\编辑于星期一译码方式线选法线选法就是用除片内寻址外的高位地址线直接（或经反相器）分别接至各个存储芯片的片选端，当某地址线信息为“0”时，就选中与之对应的存储芯片。注意，这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片（或组）。线选法的优点是不需要地址译码器，线路简单，选择芯片无须外加逻辑电路，但仅适用于连接存储芯片较少的场合。同时，线选法不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给编程带来了一定的困难。假设4片2K×8用线选法构成8K×8存储器现在是27页\一共有38页\编辑于星期一译码方式部分译码部分译码只用除片内寻址外的高位地址的一部分来译码产生片选信号。如用4片2K×8的存储芯片组成8K×8存储器，需要4个片选信号，因此只要用两根地址线来译码产生。地址重叠选用A12和A11译码A12=0,A11=0，而无论A19～A13取何值，均选中第一片A12=0，A11=1，而无论A19～A13取何值，均选中第二片A12=1，A11=1，而无论A19～A13取何值，均选中第四片A12=1，A11=0，而无论A19～A13取何值，均选中第三片8KRAM中的任一个存储单元，都对应有2(20–13)=27个地址这种一个存储单元出现多个地址的现象称为地址重叠。现在是28页\一共有38页\编辑于星期一地址重叠区示意基本地址为00000H～01FFFH令未用到的高位地址全为0，这样确定的存储器地址称为基本地址现在是29页\一共有38页\编辑于星期一译码方式全译码全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。全译码法的优点是每片（或组）芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。现在是30页\一共有38页\编辑于星期一1.4.5容量扩展与数据存储例如，存储器容量为128K×16，若选用8K×8的存储芯片，则需要：现在是31页\一共有38页\编辑于星期一1.4.5容量扩展与数据存储位扩展将多片组合起来常采用位扩展法、字扩展法、字和位同时扩展法。现在是32页\一共有38页\编辑于星期一字扩展将存储器芯片外的地址线都作为地址译码器的输入，即全译码现在是33页\一共有38页\编辑于星期一字位同时扩展图1-4-19字和位同时扩展连接举例现在是34页\一共有38页\编辑于星期一采用字节编址的存储器。数据在主存中有3种不同存放方法。边界对齐某CPU字长为64位（8个字节）即一个存取周期最多能够从主存读或写64位数据。假设，读写的数据有4种不同长度，它们分别是字节（8位）半字（16位）单字（32位）双字（64位）。①字节存储地址特征②字存储地址特征③双字的存储地址特征现在是35页\一共有3