可编程逻辑器件

可编程逻辑器件及其应用摘要：就是通过硬件描述语言的描述，芯片的内部自动给你搭建好硬件线路，也就是数字芯片，最主要是用于数字信号方面的。o关键词:逻辑器件编程设计应用数字可编程逻辑器件可分为两类：通用型和专用型。系统为：FPLA、PAL.GAL、EPLD以及FPGA等各种类型可编程逻辑器件的结构特点、工作原理和使用方法,然后介绍了可编程逻辑器件的编程方法，最后简要地介绍了在系统可编程技术。1、 可编程逻辑器件（PLD）的产生和特点通用型的中小规模数字集成电路的逻辑功能比较简单,可以组成任何复杂的数字系统,具有很强的通用性；专用集成电路能把所设计的数字系统做成一片大规模集成电路,它不仅能减小电路的的体积、重量、功耗,而且会使电路的可靠性大为提高。然而,当用量不大时,设计和制造这样的专用集成电路不仅周期嫌长,成本也很高。可编程逻辑器件（PLD）可以很好的解决这个矛盾。PLD是作为一种通用器件生产的,但它的逻辑功能是由用户通过对器件编程来设定的,并可重复擦写多次,而且,有些PLD的集成度很高,足以满足设计一般数字系统的需要。2、 PLD的分类PLD按集成度（以700门/片为界）可以分为低密度PLD和高密度PLD。低密度PLD主要有现场可编程逻辑阵列FPLA、可编程阵列逻辑PAL和通用阵列逻辑GAL,高密度PLD主要有可擦除的可编程逻辑器件EPLD和现场可编程门阵列FPGA等几种类型。此外,在上一讲存储器中所介绍的PROM、EPROM、E2PROM皆属于可编程逻辑器件。输出电储MH或附列与阵孔输人电同输出电储MH或附列与阵孔输人电同图1PLD的一般结构框图表一四种PLD电路的结构特点类型与阵列或阵列输出方式prom固定可编程ts,ocfpla可编程可编程ts,och,lpal可编程固定ts,i/o,寄存器gal可编程固定可编程3、 PLD的一般结构和开发系统一般PLD的基本结构由与阵列、或阵列、输入电路和输出电路组成。与阵列和或阵列是电路的主体，主要用来实现组合逻辑函数。输入电路使输入信号具有足够的的驱动能力，并产生互补输入信号。输出电路可以提供不同的输出方式。此外，输出端口上往往带有三态门，通过三态门控制数据直接输出或反馈回输入端。通常PLD电路中只有部分电路可以编程或组态，PROM、PLA、PAL和GAL四种PLD电路主要是编程情况和输出结构不同，因而电路结构也不相同，下表中列出了四种PLD电路的结构特点。PLD的开发系统由硬件和软件两部分组成。硬件部分包括计算机和专门的编程器，软件部分有各种编程软件。利用这些开发系统几小时内就能完成PLD的编程工作，大大提高了设计工作的效率。新一代的在系统可编程（ISP）器件的编程就更加简单了，变成时不需要使用专门的编程器，只要将计算机运行产生的编程数据直接写入PLD就行了。4、PLD电路中门电路的惯用画法PLD电路中门电路的惯用画法见图1。特别指出，图中“.”表示固定连接，“X”表示编程连接。图2PLD电路中门电路5、现场可编程逻辑阵列FPLA的基本组成以及与ROM的区别现场可编程逻辑阵列FPLA由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成，如图2所示。图3现场可编程逻辑阵列FPLAFPLA与ROM的比较：电路结构极为相似，都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成。ROM的与逻辑阵列是固定的，而FPLA的与逻辑阵列是可编程的。ROM的与逻辑阵列将输入变量的全部最小项都译出了，而FPLA的与逻辑阵列只产生所需要的少得多的乘积项。因此，使用FPLA设计组合逻辑电路比使用ROM规模大为缩小，芯片的利用率得到有效的提高。6、 FPLA的使用FPLA的编程单元用输入变量数、与逻辑阵列的输出端数、或逻辑阵列的输出端数三者的乘积表示。FPLA的编程单元有熔丝型和叠栅注入式MOS管两种，它们的单元结构和PROM、UVEPROM中的存储单元一样，编程的原理和方法也相同。FPLA中输出缓冲器的结构形式是三态输出(TS)和集电极开路结构(OC)的。还有一些FPLA器件在或逻辑阵列输出端与输出缓冲器之间设置了可编程的异或门，以便于对输出的极性进行控制。FPLA电路按是否含有触发器可分为组合逻辑型FPLA和时序逻辑型FPLA。前者只能用于设计组合逻辑函数，而后者可用于设计时序逻辑函数。7、 FPLA器件使用时的优缺点FPLA的优点是体积小，速度快；缺点是编程周期较长，而且是一次性的。1、PAL的结构特点和应用PAL的特点PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。它采用双极型工艺制作，熔丝编程方式。PAL的基本电路结构PAL的基本电路结构仅包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列，没有附加其它的输出电路，是最简单的一种电路结构形式。编程前，与逻辑阵列的所有交叉点上均有熔丝接通，编程时将有用的熔丝保留，将无用的熔丝熔断，即得到所需的电路。PLD器件的设计步骤电路逻辑功能描述PLD器件的逻辑功能描述一般分为原理图描述和硬件描述语言描述，原理图描述是一种直观简便的方法，它可以将现有的小规模集成电路实现的功能直接用PLD器件来实现，而不必去将现有的电路用语言来描述，但电路图描述方法无法做到简练；硬件描述语言描述是可编程器件设计的另一种描述方法，语言描述可能精确和简练地表示电路的逻辑功能，现在在PLD的设计过程中广泛使用，并且有更加浒的趋势，常用的硬件描述语言有ABEL,VHDL语言等，其中ABEL是一种简单的硬件描述语言，其支持布尔方程、真值表、状态机等逻辑描述，适用于计数器、译码器、运算电路、比较器等逻辑功能的描述；VHDL语言是一种行为描述语言，其编程结构类似于计算机中的C语言，在描述复杂逻辑设计时,非常简洁，具有很强的逻辑描述和仿真能力，是未来硬件设计语言的主流。计算机软件的编程及模拟不管是用硬件描述语言描述的逻辑还是用原理图描述的逻辑，必须通过计算机软件对其进行编译，将其描述转换为经过化简的布尔代数表达式（即通常的最简与或表达式），编译软件再根据器件的特点将表达式适配进具体的器件，最终形成PLD器件的熔断丝文件（通常叫做JEDEC文件,简称为JED文件）。通常在将用户设计的逻辑下载到具体器件中前，为了检查设计的结果是否正确，通常可以通过计算机软件进行模拟，检查其设计结果是不否与设计要求相符。3.通过编程器将JED文件下载到PLD器件中在上步中形成的熔断丝文件必须下载到PLD器件中去才能实现设计的要求，熔断丝文件的下载一般须通过编程器进行下载。编程器是一种专门用于对可编程器（如EPROM,EEPROM,GAL,CPLD,P