数字电路与系统设计实验

数字电路与系统设计实验第1页，共98页，2023年，2月20日，星期六内容第一章数字电路实验基本知识第二章实验基本仪器第三章实验内容第2页，共98页，2023年，2月20日，星期六数子系统设计基础第一章数字电路实验基本知识第3页，共98页，2023年，2月20日，星期六一、数字集成电路(IC)封装中、小规模数字IC中常用TTL电路和CMOS电路。TTL器件型号以74（或54）作为前缀的，称为74/54系列。高速CMOS电路HC（74HC系列）以及与TTL兼容的高速CMOS电路HCT(74HCT系列)。TTL电路与COMS电路各有优缺点，TTL速度高，CMOS电路功耗小、电源范围大、抗扰能力强。第4页，共98页，2023年，2月20日，星期六1、数字IC有多种封装形式。实验中所用74系列器件封装选用双列直插式（DIP）。从正面看，DIP器件一端有一个半圆缺口，这是正方向的标志。IC芯片的引脚序号是依次半圆缺口为参考点定位的，缺口左下边的第一个引脚编号为1，IC引脚编号按逆时针方向增加。DIP封装特点第1引脚第7引脚第8引脚第14引脚第5页，共98页，2023年，2月20日，星期六2、74系列器件一般右下角的最后一个引脚是GND，右上角的引脚是Vcc。例如，14引脚器件引脚7是GND；引脚14是Vcc。GNDVCC使用集成电路器件时要先看清楚其引脚分配图，找对电源和地引脚，避免因接线错误造成器件损坏。第6页，共98页，2023年，2月20日，星期六二、复杂可编程逻辑器件（CPLD）封装复杂可编程逻辑器件EPM7128SLC84是84引脚的PLCC（PlasticLeadedChipCarrier）封装，下图是封装正面。器件的正面上方的小圆点指示引脚1，引脚编号按逆时针方向增加，引脚2在引脚1的左边，引脚84在引脚1的右边。必须注意:不能带电插拔器件。插拔器件、连接或安装线路只能在关断电源的情况下进行。定位点第7页，共98页，2023年，2月20日，星期六三、数字电路逻辑状态规定1.数字电路是一种开关电路，开关的两种状态“开通”与“关断”，用二元常量0和1来表示。2.数字逻辑电路中，逻辑状态“1”和“0”信号的电平有两种规定，即正逻辑和负逻辑。正逻辑规定，高电平表示逻辑“1”，低电平则表示逻辑“0”；负逻辑规定，低电平表示逻辑“1”，高电平则表示逻辑“0”。对于TTL电路正逻辑“1”电平在2.4～3.6V之间，逻辑“0”电平在0.2～0.4V之间。第8页，共98页，2023年，2月20日，星期六四、数字电路测试及故障查找、排除第9页，共98页，2023年，2月20日，星期六1.数字电路测试数字电路静态测试指的是给定数字电路若干组静态输入值，测定数字电路的输出值是否正确。数字电路电平测试是测量数字电路输入与输出逻辑电平（电压）值是否正确的一种方法。数字逻辑电路中，对于74系列TTL集成电路要求，输入低电平≤0.8V，输入高电平≥2V；输出低电平≤0.2V，输出高电平≥3.5V。动态测试：在静态测试的基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试。第10页，共98页，2023年，2月20日，星期六2.故障查找与排除a.器件故障是器件失效（被烧坏）或接插问题引起的故障b.接线错误是指有漏线错误和布线错误。漏线的现象往往是忘记连接电源和地、线路输入端的悬空。c.设计错误

自然会造成与预想的结果不一致。原因是所用器件的原理没有掌握。d.

实验中发现结果与预期不一致，应仔细观测现象，冷静分析问题所在。首先检查仪器、仪表的使用是否正确。在正确使用仪器、仪表的前提下，按逻辑图和接线图查找问题出现在何处。查找与纠错是综合分析、仔细推究的过程，有多种方法，以“二分法”查错速度较快。第11页，共98页，2023年，2月20日，星期六五、数字系统设计实验步骤1.实验设计方案设计，原理设计，线路设计2.选择器件准备连接导线，选择器件，按功能块相对集中地排列器件3.布线顺序

VCC，GND，输入/输出，控制线4.仪器检测（电源，示波器，信号源）5.实验测试、调试与记录第12页，共98页，2023年，2月20日，星期六6.撰写实验总结报告(1)实验内容(2)实验目的(3)实验设备(4)实验方法与手段(5)实验原理图(6)实验现象（结果）记录分析(7)实验结论与体会这包括实验方案的正确性、可行性如何？可否进一步优化？有哪些收获体会？有哪些经验教训？有哪些建议？等。第13页，共98页，2023年，2月20日，星期六第二章实验基本仪器数字系统设计实验所需设备有：直流稳压电源，示波器，基于CPLD的数字电路实验系统，万用表，信号源，计算机。第14页，共98页，2023年，2月20日，星期六一、直流稳压电源第15页，共98页，2023年，2月20日，星期六二、示波器示波器是一种用来测量电信号波形的电子仪器。用示波器能够观察电信号波形，测量电信号的电压大小，周期信号的频率和周期大小。双踪示波器能够同时观察两路电信号波形。第16页，共98页，2023年，2月20日，星期六示波器面板说明1.电源部分2.垂直部分与输入通道3.水平部分4.同步与触发第17页，共98页，2023年，2月20日，星期六1．主机电源部分：

电源开关（POWER）电源指示灯辉度旋钮（INTENSITRY）聚焦旋钮（FOCUS）校准信号输出端子（CAL）。显示屏第18页，共98页，2023年，2月20日，星期六2．垂直方向部分（VERTICAL）通道1输入端（CH1INPUT（X））通道2输入端（CH2INPUT（Y））衰减器开关（VOLTS／DIV）如果使用的是10：1的探极，计算时将幅度X10。第19页，共98页，2023年，2月20日，星期六输入信号与示波器内部放大器连接方式选择开关

交流（AC）：放大器输入端与信号连接由电容器来耦合；接地（GND）：输入信号与放大器断开，放大器的输入端接地；直流（DC）：放大器输入与信号输入端直接耦合。第20页，共98页，2023年，2月20日，星期六垂直方式工作开关（VERTICALMODE）:选择垂直方向的工作方式通道1选择（CH1）：屏幕上仅显示CH1的信号；通道2选择（CH2）：屏幕上仅显示CH2的信号；双踪选择（DUAL）：屏幕上显示双踪，自动以交替或断续方式，同时显示CH1和CH2的信号；叠加（ADD）：显示CH1和CH2输入信号的代数和。第21页，共98页，2023年，2月20日，星期六3．水平方向部分（HORIZONTAL）

主扫描时间系数选择开关（TIME／DIV）

X一Y控制键：按入此键，垂直偏转信号接入CH2输入端，水平偏转信号接入CH1输入端。第22页，共98页，2023年，2月20日，星期六4．同步与触发系统（TRIGGER）触发源选择开关（SOURCE）通道1触发（CH1，X－Y）：CH1的输入信号为触发信号，当工作方式在X－Y方式时，拨动开关应设置干此档；通道2触发(CH2):CH2的输入信号是触发信号；电源触发（LINE）：电源频率信号为触发信号；外触发（EXT）：外触发输入端的触发信号是外部信号，用于特殊信号的触发。第23页，共98页，2023年，2月20日，星期六交替触发（TRIGALT）在双踪交替显示时，触发信号来自于两个垂直通道，此方式可用于同时观察两路不相关信号。触发电平旋钮（TRIGLEVEL用于调节被测信号在某选定电平触发，当旋钮转向“＋”时显示波形的触发电平上升，反之触发电平下降。电平锁定（LOCK）

无论信号如何变化，触发电平自动保持在最佳位置，不需调节电平。同步与触发系统（TRIGGER）第24页，共98页，2023年，2月20日，星期六释抑（HOLDOFF）当信号波形复杂，用电平旋钮不能稳定触发时，可用“释抑”旋钮使波形稳定同步。触发极性按钮（SLOPE）:触发极性选择。用于选择信号的上升沿和下降沿触发。第25页，共98页，2023年，2月20日，星期六触发方式选择（TRIGMODE）自动（AUTO）：自动扫描方式，扫描电路自动进行扫描。常态（NORM）：有触发信号才能扫描。当输入信号的频率低于50HZ时，请用“常态”触发方式；单次(SINGLE):当自动(AUTO)、常态(NORM)两键同时弹出被设置于单次触发工作状态，触发信号来到时，准备(READY)指示灯亮，单次扫描结束后指示灯熄，复位键（RESET）按下后，电路又处于待触发状态。第26页，共98页，2023年，2月20日，星期六三、基于CPLD的数字电路实验系统实验系统采用了Altera公司的EPM7128SLC84可编程逻辑器件，设计实验扩展板和时钟信号等多种实验资源。可以通过实物器件的硬件连线进行实验，也可通过计算机仿真、器件编程下载完成综合设计型实验。第27页，共98页，2023年，2月20日，星期六数字电路实验系统功能模块CPLD模块EMP7128SLC84-15单脉冲输出模块拨动开关模块数码管显示模块可调电压输出模块电源模块由外部输入+5v多频率输出模块LED指示模块面包板模块VCCGNDISP_PORTCPLD第28页，共98页，2023年，2月20日，星期六四、数字万用表第29页，共98页，2023年，2月20日，星期六五、信号源第30页，共98页，2023年，2月20日，星期六第三章数字系统设计基础实验内容实验一基本逻辑门电路实验实验二组合逻辑电路部件实验实验三时序电路设计实验四基于VHDL的逻辑电路设计实验五数字系统设计综合实验第31页，共98页，2023年，2月20日，星期六实验一基本逻辑门电路实验第32页，共98页，2023年，2月20日，星期六一、基本逻辑门电路性能（参数）测试（一）实验目的１.掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。２.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。（二）实验所用器件ｌ.二输入四与非门74LS001片２.二输入四或非门74LS021片３.二输入四异或门74LS861片（三）实验内容１．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。２．测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。３．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。（四）实验提示1.将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。2.用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。3.将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。第33页，共98页，2023年，2月20日，星期六（五）实验接线图及实验测试

74LS00中包含４个二输入与非门，7402中包含４个二输入或非门，7486中包含４个二输入异或门，它们的引脚分配图见附录。7400第一个逻辑门逻辑关系的接线图，测试其它逻辑门的接线图与之类似。图中Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯。一、基本逻辑门电路性能（参数）测试第34页，共98页，2023年，2月20日，星期六

1、测试74LS00逻辑关系接线图第35页，共98页，2023年，2月20日，星期六

2、测试74LS02逻辑关系接线图第36页，共98页，2023年，2月20日，星期六3、测试74LS86逻辑关系接线图第37页，共98页，2023年，2月20日，星期六二、TTL、HC和HCT器件的电压传输特性(一)、实验目的１.掌握TTL、HCT和HC器件的传输特性。２.掌握万用表的使用方法。(二)、实验所用器件１.六反相器７４ＬＳ０４片２.六反相器７４ＨＣ０４片３.六反相器７４ＨＣＴ０４片（三）、实验内容１.测试TTL器件７４ＬＳ０４一个非门的传输特性。２.测试HC器件７４ＨＣ０４一个非门的传输特性。３.测试HCT器件７４ＨＣＴ０４一个非门的传输特性。（四）、实验提示１.注意被测器件的引脚７和引脚１４分别接地和十5Ｖ。２.将实验台上４.７ＫΩ电位器RTL的电压输出端连接到被测非门的输入端，RTL的输出端电压作为被测非门的输入电压。旋转电位器改变非门的输入电压值。３.按步长0.2Ｖ调整非门输入电压。首先用万用表监视非门输入电压，调好输入电压后，用万用表测量非门的输出电压，并记录下来。第38页，共98页，2023年，2月20日，星期六二、TTL、HC和HCT器件的电压传输特性（五）、实验接线图及实验测试１.实验接线图

由于74LS04、74HC04和74HCT04的逻辑功能相同，因此三个实验的接线图是一样的。以7404第一个逻辑门为例，画出实验接线图（电压表表示电压测试点）。第39页，共98页，2023年，2月20日，星期六二、TTL、HC和HCT器件的电压传输特性输入Vi(V)输出Vo74LS0474HC0474HCT040.00.2…

1.21.4…4.85.0２.输出无负载时74LS04、74HC04、74HCT04电压传输特性测试数据第40页，共98页，2023年，2月20日，星期六二、TTL、HC和HCT器件的电压传输特性３.输出无负载时74LS04、74HC04和74HCT04电压传输特性曲线。

第41页，共98页，2023年，2月20日，星期六４.比较三条电压传输特性曲线的特点。

对三个芯片在输出无负载情况下进行了电压传输特性测试，图２.２、图２.３和图２.4所示的三条电压传输特性曲线说明:

（1）74LS芯片的最大输入低电平VＩＬ低于74HC芯片的最大输入低电平VＩＬ，74LS芯片的最小输入高电平ＶＩＨ低于74HC芯片的最小输出高电平ＶＩＨ。（２）74LS芯片的最大输入低电平ＶＩＬ、最小输入高电平ＶＩＨ与74HCT芯片的最大输入低电平ＶＩＬ、最小输出高电平ＶＩＨ相近。（３）74LS芯片的最大输出低电平ＶＯＬ高于74HC芯片和74HCT芯片的最大输出低电平ＶＯＬ。74LS芯片的最小输出高电平ＶＯＨ低于74HC芯片和74HCT芯片的最小输出高电平ＶＯＨ。（４）74HC芯片的最大输出低电平ＶＯＬ、最小输出高电平ＶＯＨ与74HCT芯片的最大输出低电平ＶＯＬ、最小输出高电平ＶＯＨ相同。二、TTL、HC和HCT器件的电压传输特性第42页，共98页，2023年，2月20日，星期六5．在不考虑输出负载能力的情况下，从上述说明得出下面的推论（１）74HCT芯片和74HC芯片的输出能够作为74LS芯片的输入使用。（２）74LS芯片的输出能够作为74HCT芯片的输入使用。实际上，在考虑输出负载能力的情况下，上述的推论也是正确的。应当指出，虽然在教科书中和各种器件资料中，74LS芯片的输出作为74HC芯片的输入使用时，推荐的方法是在74LS芯片的输出和十5Ｖ电源之间接一个几千欧的上拉电阻，但是由于对74LS芯片而言，一个74HC输入只是一个很小的负载，74LS芯片的输出高电平一般在３.5V～4.5V之间，因此在大多数的应用中，74LS芯片的输出也可以直接作为74HC芯片的输入。二、TTL、HC和HCT器件的电压传输特性第43页，共98页，2023年，2月20日，星期六三、逻辑门控制电路1.用与非门和异或门安装如图所示的电路。检验它的真值表，说明其功能。第44页，共98页，2023年，2月20日，星期六三、逻辑门控制电路2、用３个三输入端与非门IC芯片74LS10安装如图所示的电路从实验台上的时钟脉冲输出端口选择两个不同频率（约7khz和14khz）的脉冲信号分别加到Ｘ0和Ｘ1端。对应Ｂ和Ｓ端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出Ｓ和Ｂ（及/Ｂ）的功能。第45页，共98页，2023年，2月20日，星期六实验二组合逻辑电路部件实验实验目的：掌握逻辑电路设计的基本方法掌握EDA工具MAX-PlusII的原理图输入方法掌握MAX-PlusII的逻辑电路编译、波形仿真的方法第46页，共98页，2023年，2月20日，星期六组合逻辑电路部件实验内容利用EDA工具MAX-PlusII的原理图输入法，分别输入74138、7483图元符号；建立74138、7483的仿真波形文件，并进行波形仿真，记录波形；分析74138、7483逻辑关系。

1)．3-8译码器74138的波形仿真

2)．4位二进制加法器7483的波形仿真４位二进制加法器集成电路74LS83中，Ａ和Ｂ是两个４位二进制数的输入端，Cout，S3,S2,S1,S0是５位输出端。Cin是进位输入端，而Cout是进位输出端。（一）逻辑单元电路的波形仿真第47页，共98页，2023年，2月20日，星期六（二）简单逻辑电路设计根据题目要求，利用EDA工具MAX-PlusII的原理图输入法，输入设计的电路图；建立相应仿真波形文件，并进行波形仿真，记录波形和输入与输出的时延差；分析设计电路的正确性。

组合逻辑电路部件实验实验内容第48页，共98页，2023年，2月20日，星期六1.设计一个2-4译码器E为允许使能输入线，A1、A2为译码器输入，Q0、Q1、Q2、Q3分别为输出，Φ为任意状态。输入输出EA1A2Q0Q1Q2Q31ΦΦ111100001110110111011011111102-4译码器功能表如下第49页，共98页，2023年，2月20日，星期六2.设计并实现一个4位二进制全加器（1）二进制全加器原理

一个ｎ位二进制加法运算数字电路是由一个半加器和（ｎ－1）个全加器组成。它把两个ｎ位二进制数作为输入信号。产生一个（ｎ＋1）位二进制数作它的和。如图所示。第50页，共98页，2023年，2月20日，星期六用全加器构成的ｎ位二进制加法器图中Ａ和Ｂ是用来相加的两n位输入信号，Ｃn-1，Ｓn-1，Ｓn-2，······Ｓ2,Ｓ1,Ｓ0是它们的和。在该电路中对Ａ0和Ｂ0相加是用一个半加器，对其它位都用全加器。如果需要串接这些电路以增加相加的位数，那么它的第一级也必须是一个全加器。第51页，共98页，2023年，2月20日，星期六（2）设计步骤①设计1位二进制全加器，逻辑表达式如下：

Sn=An⊕Bn⊕Cn-1Cn=An·Bn＋Cn-1(An⊕Bn)An是被加数，Bn是加数，Sn是和数，Cn是向高位的进位，Cn-1是低位的进位。②利用1位二进制全加器构成一个4位二进制全加器第52页，共98页，2023年，2月20日，星期六3.交叉口通行灯逻辑问题的实现图表示一条主干公路（东一面）与一条二级道路的交叉点。车辆探测器沿着A、B、C和D线放置。当没有发现车辆时，这些敏感组件的输出为低电平‘0”。当发现有车辆时，输出为高电平“1”。交叉口通行灯根据下列逻辑关系控制:第53页，共98页，2023年，2月20日，星期六交叉口通行灯逻辑问题的实现（a）东一西灯任何时候都是绿的条件（1）C和D线均被占用；（2）A、B、C、D均没有发现车辆；（3）当A、B线没被车辆同时占用，C或D任一条线被占用；（b）南一北灯任问时候都是绿的条件（1）A和B线均被占用，而C和D线均未占用或只占用一条线；（2）当C和D均未被占用时，A或B任一条线被占用。第54页，共98页，2023年，2月20日，星期六交叉口通行灯逻辑问题的实现电路应有两个输出端，南北（SN）和东西（EW），输出高电平对应绿灯亮，输出低电平对应红灯亮。用敏感组件的输出作为逻辑电路输入信号，对所给的逻辑状态建立一个真值表，化简后得最简逻辑表达式，用与非门实现该电路、并用波形仿真设计电路的功能，分析其正确性之。第55页，共98页，2023年，2月20日，星期六4.设计一个7位奇/偶校验器奇/偶校验代码是在计算机中常用的一种可靠性代码。它由信息码和一位附加位——奇/偶校验位组成。这位校验位的取值(0或1)将使整个代码串中的1的个数为奇数（奇校验代码）或为偶数（偶校验代码）。第56页，共98页，2023年，2月20日，星期六(1)奇/偶校验位发生器

(A)奇/偶校验位发生器就是根据输入信息码产生相应的校验位。如图是4位信息码的奇校验位发生器电路。可推知:当B3B4B2B1中的1的个数为偶数时此奇校验位发生器输出的校验位P为1，反之为0。代码分别为a0、a1、a2、a3、a4、a5、a6;奇校验位为P，偶校验位为E。逻辑表达式如下：/P=a0⊕a1⊕a2⊕a3⊕a4⊕a5⊕a6E=P。(B)设计一个7位二进制奇/偶校验位发生器第57页，共98页，2023年，2月20日，星期六（2）奇/偶校验代码校验器

(A)奇/偶校验器用于检验奇(偶)校验代码在传送和存储中有否出现差错，它具有发现所有奇数个位数错的能力。

(B)设计一个8位二进制奇校验器代码分别为a0、a1、a2、a3、a4、a5、a6、/p的奇校验器。逻辑表达式如下：

S=a0⊕a1⊕a2⊕a3⊕a4⊕a5⊕a6⊕P

显然，当校验器的输入代码a0a1a2a3a4a5a6/p中1的个数为奇数时，校验器的输出S为1、反之S为0。第58页，共98页，2023年，2月20日，星期六5.设计一个四选一的（数据选择器）电路数据选择器又称输入多路选择器、多路开关。它的功能是在选择信号的控制下，从若干路输入数据中选择某一路输入数据作为输出。第59页，共98页，2023年，2月20日，星期六E是选通使能端，A1、A0分别是选择信号端，D0、D1、D2、D3分别是四路数据，F是输出端。选通选择信号四路数据输出EA1A0DF1ΦΦΦ0000D0～D3D0001D0～D3D1010D0～D3D2011D0～D3D3一个四选一数据选择器功能表第60页，共98页，2023年，2月20日，星期六6.设计一个1:4数据分配器

数据分配器的功能是在选通（G）和选择信号(Cn)线的控制下将一路输入数据（D）分别分配给相应的输出端（Yn）。

第61页，共98页，2023年，2月20日，星期六G是选通使能端，S1、S0分别是选择端，D是一路输入数据，Y0、Y1、Y2、Y3分别是选择的输出。输入输出GS1S0DY0Y1Y2Y31ΦΦΦ1111000DD111001D1D11010D11D1011D111D1:4数据分配器功能表第62页，共98页，2023年，2月20日，星期六7.设计并实现2位的二进制数字比较器功能描述：比较A1A0和B1B0两个2位二进制数：En使能端，En=1有效。当A1A0＝B1B0时，电路输出端E=1，其它情况时E=0；当A1A0＞B1B0时，电路输出端L=1,其它情况时L=0；当A1A0＜B1B0时，电路输出端S=1,其它情况时S=0；对设计的电路进行波形仿真,记录并分析结果。第63页，共98页，2023年，2月20日，星期六实验三时序电路设计第64页，共98页，2023年，2月20日，星期六（一）触发器实验实验目的1．掌握RS触发器、D触发器、JK触发器的工作原理。2．学会正确使用RS触发器、D触发器、JK触发器。第65页，共98页，2023年，2月20日，星期六触发器实验内容

1.用74LS00（或AND2)构成一个RS触发器。给出R、S波形序列，进行波形仿真，说明RS触发器的功能。

2.D触发器DFF（或双D触发器74LS74中一个D触发器）功能测试。

D触发器的输入端口CLR是复位或清零，PRN是（置位）；给定D（数据）、CLK（时钟）波形序列，进行波形仿真，记录输入与输出Q波形。说明D触发器是电平触发还是上升沿触发，分析原因。

3.JK触发器JKFF（或双JK触发器74LS73、74LS76中一个JK触发器）功能测试与分析。

JK触发器输入端口CLR是复位端，PRN是置位端，CLKS是时钟。给出CK，J，K的波形，仿真JK触发器的功能，说明JK触发器的CLK何时有效。

D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发第66页，共98页，2023年，2月20日，星期六（二）简单时序电路设计实验实验目的学习利用EDA工具设计简单时序电路。掌握简单时序电路的分析、设计、波形仿真、器件编程及测试方法第67页，共98页，2023年，2月20日，星期六时序电路设计实验内容1.用D触发器DFF（或74LS74）构成的4位二进制计数器（分频器）

(1)输入所设计的4位二进制计数器电路并编译。

(2)建立波形文件，对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。

(3)对所设计电路进行器件编程。将CLK引脚连接到实验系统的单脉冲输出插孔，4位二进制计数器输出端Q0、Q1、Q2、Q3连接到LED显示灯，CLR、PRN端分别连接到实验系统两个开关的输出插孔。

(4)由时钟CLK输入单脉冲，记录输入的脉冲数，同时观测Q0、Q1、Q2、Q3对应LED显示灯的变化情况。第68页，共98页，2023年，2月20日，星期六2．异步计数器异步计数器是指输入时钟信号只作用于计数单元中的最低位触发器，各触发器之间相互串行，由低一位触发器的输出逐个向高一位触发器传递，进位信号而使得触发器逐级翻转，所以前级状态的变化是下级变化的条件，只有低位触发器翻转后才能产生进位信号使高位触发器翻转。第69页，共98页，2023年，2月20日，星期六（1）计数器单元电路仿真a)用74LS93构成一个2位的十六进制计数器，并进行波形仿真，74LS93图示如下。

第70页，共98页，2023年，2月20日，星期六b)用74LS90构成一个2位的BCD码计数器，并进行波形仿真。74LS90图示如下第71页，共98页，2023年，2月20日，星期六（2）设计异步十进制计数器a)用JK触发器JKFF（或双JK触发器74LS73、7476）构成1位的十进制计数器（或BCD计数器）

第72页，共98页，2023年，2月20日，星期六JK触发器b)对所设计的计数器，建立相应波形文件，进行波形仿真。并记录计数值Q0、Q1、Q2、Q3的状态。c)对设计的计数器进行器件编程、连线，由时钟端CLK输入单脉冲，测试并记录Q0、Q1、Q2、Q3的状态变化，验证设计电路的正确性。第73页，共98页，2023年，2月20日，星期六3.移位寄存器移位寄存器一种能寄存二进制代码，并能在时钟控制下对代码进行右移或左移的同步时序电路。计算机执行四则运算和逻辑移位等指令少不了移位寄存器，此外，移位寄存器还可用于计算机的串行传输口的串并行信息转换电路。第74页，共98页，2023年，2月20日，星期六（1）集成移位寄存器波形仿真

74LS95是4位的并/串输入，并行输出，双向移位的移位寄存器。对其功能进行波形方针。第75页，共98页，2023年，2月20日，星期六(2)移位寄存器设计（a）用JK触发器设计一个4位串行输入，并行输出右移寄存器。针对所设计电路建立相应的波形仿真文件，进行波形仿真，器件编程，验证所设计电路的正确性。（b）用JK触发器设计4位并行输入，串行输出右移寄存器。对所设计的4位右移寄存器建立相应波形仿真文件，进行波形仿真。第76页，共98页，2023年，2月20日，星期六4.自循环寄存器（1）用D触发器DFF（或74LS74）构成一个4位的自循环寄存器。方法是第一级的Q端接第二级的D端，依次类推，最后第四级的Q端接第一级的D端。四个D触发器的CLK端连接在一起，然后接单脉冲时钟。（2）对设计的电路建立相应的波形仿真文件，进行波形仿真。将触发器Q0置1（即PRN0输入一个负脉冲），Q1、Q2、Q3清0（即CLR1、CLR2、CLR3输入一个负脉冲）。（3）进行器件编程（定义自循环寄存器的输入/输出引脚号）。（4）连线验证所设计电路的正确性预置初始状态（与波形仿真相同），自循环寄存器的PRNi和CLRi端连接到开关的电平输出插空，输入端CLK引脚连接到实验系统的单脉冲输出插孔，输出端Q0、Q1、Q2、Q3连接到LED显示灯。由时钟CLK输入端输入单脉冲，观察并记录Q0、Q1、Q2、Q3的状态变化。第77页，共98页，2023年，2月20日，星期六5．同步计数器所谓同步计数器是指计数器中各触发器统一使用同一输入时钟脉冲（计数脉冲）信号，在同一时刻所有触发器同时翻转并产生进位信号。第78页，共98页，2023年，2月20日，星期六(1)用74LS191构成一个2位十六进制计数器，并进行波形仿真。第79页，共98页，2023年，2月20日，星期六`第80页，共98页，2023年，2月20日，星期六实验四基于VHDL的基本逻辑电路设计实验目的：学会使用VHDL语言设计数字单元电路的方法。掌握用VHDL语言设计的数字单元电路的调试，波形仿真的方法。第81页，共98页，2023年，2月20日，星期六（一）基于VHDL的组合逻辑电路设计

用VHDL语言编写实现下列器件功能的程序并进行编译、波形仿真。1.二输入与非门2.三态门电路与总线缓冲器3.BCD-7段LED译码器4.设计一个1:4数据分配器（功能说明见实验二.(二).6）

5.设计一个四位的全加器（功能说明见实验二.(二).2）

6.设计一个7位奇偶校验电路（功能说明见实验二.(二).4）

7.数字比较器，设计4位二进制数字比较器

第82页，共98页，2023年，2月20日，星期六（二）基于VHDL的时序电路设计用VHDL语言编写实现下列器件功能的程序并进行编译、波形仿真与器件编程，并测试其功能。（1）触发器和锁存器：设计一个D触发器（2）计数器，设计一位十进制计数器（BCD码计数器）注：VHDL程序范例见附件1“六进制计数器”

第83页，共98页，2023年，2月20日，星期六（二）时序电路设计（3）4位移位寄存器设计

a.4位右移寄存器功能要求，四位数据并行一次输入，串行右移依次输出，高位填充“0”。

b.4位左移寄存器2功能要求，四位数据串行左移依次输入，并行一次输出。第84页，共98页，2023年，2月20日，星期六VHDL语言设计范例第85页，共98页，2023年，2月20日，星期六实验五数字系统设计综合实验（一）设计一个十进制脉冲计数装置1．电路元器件：第86页，共98页，2023年，2月20日，星期六(一)设计一个十进制脉冲计数装置2．实验步骤（1）自行设计BCD-7段LED译码器、十进制计数器；（2）对所设计电路进行仿真、综合、编程下载；（3）将所设计的元器件进行连接，构成十进制计数器显示装置。第87页，共98页，2023年，2月20日，星期六3．实验说明实验系统数码管显示模块：设计了6个共阴七段数码管如下图，数码管段选线LED_PORT（A、B、C、D、E、F、G、DP）高电平有效，数码管位选线LED_CS（