FPL的基准-基础电子_第1页
FPL的基准-基础电子_第2页
FPL的基准-基础电子_第3页
FPL的基准-基础电子_第4页
FPL的基准-基础电子_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

精品文档-下载后可编辑FPL的基准-基础电子为FPL元器件提供客观的标准可不是一项简单任务。通常要根据设计者的经验和技巧以及设计工具的特点来预测其性能。为了确定一个有效基准，Xilinx、Altera和Actel共同建立了可编程电子产品性能协议（ProgrammableElectromcPerformanceCooperative，PREP），到目前为止已经有10多个成员。PREP己经为FPL开发了9种不同的基准，我们在表1中总结出了这些标准。强调基准的中心思想就是每个厂商利用自己的元器件和软件工具在规定的元器件中尽可能多次实现简单的模块，同时尽可能地提高速度。一个元器件中相同逻辑模块的实例数量称为重复率（repetition），这是所有基准的基础。对照DSP而言，表1中的基准5和6是相关联的。在图1中按照相对于频率的形式给出了Actel（Ak）、Altera（Ok）和Xilinx（Xk）的典型元器件的重复率。由此可以得出结论：现代的FPGA系列提供了的DSP复杂度和速度。这要归结于现代的元器件提供了允许快速进位逻辑延迟（每比特小于0.5纳秒）的能力，它不需要昂贵的“超前进位”译码器就可以提供多位宽的快速加法电路。尽管PREP基准对于比较等效门数量和提高速度是有益的，但对于具体的应用而言，其他的属性也是非常重要的。这些属性包括：

·阵列乘法器（如18×18位的）

·嵌入式硬件微处理器（如32位RISCPowerPC）

·芯片内的RAM或

·支持ZBT、DDR、QDR、SDRAM的其他内存

·管脚到管脚之间的延迟

·内部三态总线

·读回或边界扫描译码器

·可编程电压变化速度或者I／O的电压

·功耗

·超高速串行接口

相对于其他属性而言，其中一些属性与DSP应用更为相关（这要取决于具体的应用）。在表2中总结了这些关键属性的实用性。第1列是制造商，第2列是元器件系列的名称。第3ˉ8列给出了（对于大多数DSP应用而言）相关属性：（3）支持加法器或减法器的快速进位逻辑；（4）18×18位宽的嵌入式阵列乘法器；（5）由LO实现的芯片内的RAM；（6）大于1KB规模的芯片内大型存储区；（7）嵌入式微处理器：Xinlinx上IBM的PowerPC或Altera元器件上的ARM处理器以及（8）元器件的预定价格以及是否有货。停产用d标出。低价的元器件标有一个＄，中间价格范围的元器件标为＄＄，而高价范围的元器件标为＄＄＄。

表1FPL的PREP基准

表2Altera和XilinxFPGA系列DSP的特性

图1FPL的基准

图2总结了一些典型FPL元器件的功耗。从中可以看到，CPLD（Altera）通常具有较高的“备用”功耗，在更高频率的应用场合下，预期FPGA（Xilinx和Actel）的功耗会更高一些。在

人人文库> 全部分类> 行业资料 > 机电工程

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论