第26讲组合逻辑电路

第26讲组合逻辑电路第一页，共63页。第九次作业参考答案第二页，共63页。第三页，共63页。第四页，共63页。第五页，共63页。第六页，共63页。第七页，共63页。第八页，共63页。回顾TTL门电路共射极放大电路=反相器输出级T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

负载

Re2

1KW

VCC(5V)

输入级

中间级输出级

输入级T1和电阻Rb1组成。用于提高电路的开关速度第九页，共63页。回顾TTL门电路TTL与非门电路多发射极BJT

T1e

e

bc

eeb

cA&

BAL=B第十页，共63页。回顾TTLOC门电路vOHvOL两个与非门分别输出高低电平时，逻辑门输出级损坏R4VD1V4R4VD1V4R1R2R3VD4V1V2V3YAUCC5VBCVD2BYCA&第十一页，共63页。E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE（1）电路图4．三态输出“与非”门电路第十二页，共63页。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)工作原理①

控制端E=0时的工作情况：01截止当控制端为高电平“0”时，实现正常的“与非”逻辑关系

Y=A•B第十三页，共63页。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE②

控制端E=1时的工作情况：01导通截止截止高阻态1V1V当控制端为低电平“1”时，输出Y处于开路状态，也称为高阻状态。第十四页，共63页。&ABFGEN符号功能表（3）三态门的符号及功能表符号功能表使能端高电平起作用使能端低电平起作用A&BFENG第十五页，共63页。高阻态

1）同一条线上分时传送数据，工作原理：（以两路输入为例）2）实现数据的双向传输1工作Y=A传输结果ENG1G2EN1EN2总线传递Y1路数据Y2路数据01100A=Y1EN1ENAY11EN2ENBY2总线ENAG11ENENG2Y工作原理工作高阻态(4)三态门的应用1EN其连线方式称为“总线结构”

第十六页，共63页。

MOS场效用管集成电路虽然出现较晚，但由于具有制造工艺简单、集成度高、功耗低、抗干扰能力强等优点，所以发展很快,更便于向大规模集成电路发展。它的主要缺点是工作速度较低。

如果MOS集成门电路只用N沟道（或P沟道）制成的，就简称为NMOS（或PMOS）电路。如果同时采用性能相同、导电极性相反的两种MOS管构成的电路，称为互补对称MOS电路，简称CMOS。我们主要讨论CMOS门电路。6.2.2CMOS门电路第十七页，共63页。MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当υI

<VT当υI

>VT负载管驱动管第十八页，共63页。驱动管为NMOS管，负载管为PMOS管，两管栅极相联引出输入端A，两管漏极相联引出输出端Y。二者联成互补（Complementary）对称结构。1.CMOS“非”门（1）电路结构及特点（2）状态组合A=0时，V2导通，V1截止，Y=1Y与A满足非逻辑关系。A=1时，V1导通，V2截止，Y=0+UDDAYV2V1

UDD一般选择2.4—5V。电路工作时，两个管子不会同时导通，总是一个导通，一个截止。V1作为开关管（驱动管），

V2为V1的负载，故称负载管。

第十九页，共63页。2.CMOS“与非”门1）电路结构及特点电路只有当V1与V2同时导通，Y=0，只要有一个截止，则Y=1。用真值表解释驱动管V1、V2串联，负载管V3、V4并联。V1与V3、V2与V4分别联成互补结构，即一个导通，一个截止。2）逻辑状态+UDDAYV2V1BV3V4ABY000110111110第二十页，共63页。3CMOS“或非”门1）电路结构特点驱动管V1、V2并联，负载管V3、V4串联。V1与V3、V2与V4分别联成互补结构，即一个导通，一个截止。2）逻辑状态ABY000110111000电路只有当V3与V4同时导通，Y=1，只要有一个截止，则Y=0。用真值表解释+UDDBYV2V1AV3V4第二十一页，共63页。基本门电路的功能特点与门有0出0，全1出1或门有1出1，全0出0与非门有0出1，全1出0或非门有1出0，全0出1同或门相同出1异或门相异出1OC门可以线与三态门输出有0、1、高阻三态第二十二页，共63页。6.2.3闲置端及其处理1．二极管与门及或门电路有“0”出“0”，全“1”出“1”。“与”门电路“或”门电路有“1”出“1”，全“0”出“0”下面以二极管组成的“与”、“非”电路为例来介绍应用中的闲置端的处理。VD3VD1VD2RYABCVD3VD1VD2RUCC（5V）YABC第二十三页，共63页。2.闲置的处理BYCA&BYCA≥1Y=ABY=A+B可见，以上选择的逻辑门多了一个输入端没有利用，故称闲置端，要使它不影响输出与其余输入端的逻辑关系，就必须适当的处理。

所谓闲置就是没有利用的端，就其物理过程来讲，输入端闲置意味着该支电流为零。1）闲置及其含义第二十四页，共63页。不难知道只有在“与门”的闲置端置“1”或悬空；“或门”的闲置端置“0”或悬空，均可使该支路二极管电流为零。2）闲置端的处理D3D1D2RVCC（5V）YABCD3D1D2RYABC以上结果表明，“与门”悬空相当于置“1”；“或门”悬空相当于置“0”。要使二极管电流为零，则二极管必须反偏，对“与门”和“或门”需采用不同的处理方法。第二十五页，共63页。思考题填空题1.TTL三态门的输出有三种状态：高电平、低电平和

状态。

高阻2.如图电路，当C端输入逻辑“1”时，输出端F的状态为

。

高阻态第二十六页，共63页。6.3组合逻辑电路的分析与设计方法数字系统中常用的数字部件，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前（历史）状态无关的逻辑电路称为组合逻辑电路。已知逻辑图（由逻辑门组成的图）求逻辑功能的过程，称电路分析；根据逻辑函数求逻辑电路的过程，称电路设计。X1XnX2Y2Y1Yn......组合逻辑电路输入输出第二十七页，共63页。已知逻辑图（由逻辑门组成的图）→写出逻辑式→变换或化简（求最小项表达式）→列逻辑状态表→分析逻辑功能。6.3.1组合逻辑电路分析1．任务组合逻辑电路分析的目的是确定已知电路的逻辑功能。其步骤为：2．举例（1）逻辑电路（2）写出逻辑式YABCY1Y2Y3Y4&&&&≥1第二十八页，共63页。（3）求最小项表达式（4）列逻辑状态表（5）分析逻辑功能ABCY01010101001100111111000011000000此电路具有“判一致”的功能。第二十九页，共63页。已知逻辑要求→列逻辑状态表→写出逻辑式→根据要求变换或化简→画逻辑电路。6.3.2组合逻辑电路综合（设计）1．任务组合逻辑电路的设计与分析的过程相反。其步骤为：2．举例(例6-15)（1）逻辑问题（规定变量及状态）（2）列状态表（表决电路）（3）写出逻辑式ABCY01010101001100111111000011000011第三十页，共63页。（3）化简或变换（用与非门）（4）画逻辑电路Y&&&&ABC

BCA三变量卡诺图00011110

01

由摩根定理化成与非式1111填卡诺图圈卡诺圈011101110111第三十一页，共63页。加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现例6-16设计一位半加器和全加器第三十二页，共63页。1.半加器（1）确定逻辑框图（2）列真值表（3）写出逻辑表达式（4）画逻辑电路及逻辑符号CiSiBiAiCiSiBiAi∑COAiBiCiSi00011011BiCiSiAi=1&00101001第三十三页，共63页。2.全加器（1）确定逻辑框图（2）列真值表（3）写出并化简逻辑表达式

BiCiSiAiCi-1AiBiCi-1CiSi0101010100110011111100000100101101110100+（Ai⊙Bi）第三十四页，共63页。（4）画逻辑电路及逻辑符号BiCiSiAiCi-1∑COCICiSiCi-1∑COBiAi∑CO≥1第三十五页，共63页。串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。以上仅实现一位加法，若有n位，则需有n个全加器来实现。第三十六页，共63页。

全加器SN74LS183的管脚图114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND第三十七页，共63页。6.4组合逻辑部件6.4.1编码器6.4.2译码器6.4.3数据选择器6.4.4数据分配器第三十八页，共63页。6.4组合逻辑部件6.4.1编码器具有编码功能的逻辑电路称为编码器。它是一个n端输入m端输出的逻辑系统。n为被编码信息数，m为代码位数。123nm12…………编码器1．编码器的概念编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用表示字母A等能将每一个编码输入信号变换为不同的二进制的代码输出。

如8线-3线编码器：将8个输入的信号分别编成8个3位二进制数码输出。如BCD编码器：将10个编码输入信号分别编成10个4位码输出。编码器的逻辑功能：第三十九页，共63页。2．编码器的分类按其允许同时输入的编码信号的多少，编码器分为普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。第四十页，共63页。二进制编码器的结构框图1）编码器的工作原理

I0

I1

Yn-1

Y0

Y1

1n2-I二进制

编码器

2n个

输入

n位二进制码输出

3．普通二进制编码器的设计2）设计实现一个普通8/3编码器第四十一页，共63页。（b）列编码表（a）确定逻辑框图（代码位数8/3线）（c）写逻辑表达式若要求用与非门实现时，则必须用摩根定理求其与非式。

输入

输出I0I1I2I3I4I5I6I7Y2Y1Y01000000001000000001000000001000000001000000001000000001000000001000011110011001101010101编码器第四十二页，共63页。（4）画逻辑图若用“与非”门实现≥1≥1≥1&&&Y1Y0Y2第四十三页，共63页。

4.优先编码器

优先编码器的提出：

实际应用中，经常有两个或更多输入编码信号同时有效。

必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。

识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。第四十四页，共63页。E0—输出选通端，低电平有效。只有在EI=0且所有输入端都为1时，其输出为0，否则输出为1，它可以与同类芯片的EI端相接，组成更多输入端的编码器。4．优先编码器

（1）74LS148（8/3线）1）逻辑符号GS01234567A0A1A2EIEO74LS1482）功能表输入输出EI0123456

7

A2A1A0GSEO1000000000x1xxxxxxx0x1xxxxxx01x1xxxxx011x1xxxx0111x1xxx01111x1xx011111x1x0111111x10111111111000011111100110011110101010111000000001011111111EI—使能输入端，低电平有效。GS—编码状态标志，低电平有效。x—表示“0”或“1”任意。83普通编码器不允许同时输入多个编码信号，对于同时输入多个编码信号的情况，必须使用优先编码器来解决对信号编码的问题。在实际应用中，有许多现成集成电路产品供选用，无须自己设计，所以这里以TTL电路中的74LS148（8/3线）74LS147（10/4线）优先编码器为例，介绍优先编码器的特点和使用。第四十五页，共63页。思考题用两块8/3编码器构成16/4编码器：10那块芯片的优先级高？第四十六页，共63页。对应于每一种输入代码，其输出端为有效电平可以是多端也可以是单端，前者为多端选择，后者为单端选择。6.4.2译码器将二进制代码翻译成编码时对应的原意信号的过程，称译码。完成译码的逻辑电路称为译码器。译码器是多端输入，多端输出的组合逻辑电路。

译码器是一个n端输入、2n端输出的数字逻辑部件，其输入是二进制代码。译码器可按不同的方法分类单端选择2）按功能分通用译码器代码变换译码变量译码1）按输出有效端子数分显示译码器（与显示器配套使用）共阳极连接多端选择1232n

n12…………译码器CMOS共阴极连接第四十七页，共63页。1变量译码器（二进制译码器）变量译码器有n个输入端，2n个输出端，其输入是二进制代码，对应于每一种输入代码，只有其中一个输出端为有效电平，其余输出端为非有效电平。下面以输出单端选择的3：8译码器的设计为例介绍译码器的工作原理及逻辑功能。输入的代码有时也叫地址码，即每一个输出端有一个对应的地址码。1232n

n12…………译码器常用的集成译码器产品有：由TTL电路构成的2线-4线译码器74LS139、3线-8线译码器74LS138、4线-16线译码器74LS154等。第四十八页，共63页。（1）确定逻辑框图（3/8线）（2）列状态表（输出低电平有效）

逻辑命题：把一组（三位）二进制代码译成对应的（8个）输出信号。输入输出ABC000011110011001101010101

Y0CAB……译码器Y2Y3Y7Y0Y1Y2Y3Y4Y5Y6Y71111111111111111111111111111111111111111111111111111111100000000第四十九页，共63页。（3）写逻辑表达式（4）画出逻辑电路图（输出为低有效）&&&&&&&&AA1BB1CC1输入输出ABCY0Y1Y2Y3Y4Y5Y6Y7000011110011001101010101

011111111

011111111011111111

011111111

011111111

011111111

011111111

0第五十页，共63页。常用的芯片有CT74LS154（4/16线）译码器、CT74LS138（3/8线）译码器和CT74LS139（双2/4线）译码器。2．集成芯片及应用（1）74LS139译码器2）功能表74LS139译码器内部含有两个相同的2/4线译码器，其1/2逻辑图如图示。输入输出GBAY0Y1Y2Y310000x0011x01011011111011111011111074LS13911623456789101112131415GND1G1A1B2G2A2B+VCC1）1/2逻辑图&1111&&&1Y0GABY1Y2Y33）引角排列图第五十一页，共63页。（2）CT74LS138译码器1）逻辑符号2）功能表74LS138ABCY0Y1Y7Y2Y3Y4Y5Y6G2AG1G2B输入输出G1G2A+G2BCBAY0Y1Y2Y3Y4Y5Y6Y70x11111111x100000000xx00001111xx00110011xx01010101110111111111101111111111011111111110111111111101111111111011111111110111111111103）Y与ABC的关系第五十二页，共63页。4）应用由前面分析可知，二进制译码器能够译出输入变量的全部状态，换句话说，二进制译码器的每个输出对应一个输入变量的最小项。如74LS138的输出分别为：74LS138ABCY0Y1Y7Y2Y3Y4Y5Y6G2AG1G2B根据这一特点，用二进制译码器可以很方便的实现逻辑函数。如用74LS138实现ZYXF&“1”第五十三页，共63页。3.二—十进制译码器（1）逻辑符号二—十进制译码器的逻辑功能是把8421BCD码译成10个对应的输出信号。（2）功能表序号输入输出DCBAY0Y1Y2Y3Y4Y5Y6Y7Y8Y9012345678900000000110000111100001100110001010101010

11111111110

111111111101111111111011111111110111111111101111111111011111111110111111111101111111111074LS42ABCY0Y1Y7Y2Y3Y4Y5Y6DY9Y8第五十四页，共63页。在数字系统中经常采用七段显示器显示十进制数，常用的显示器有LED（半导体数码管）和LCD（液晶显示器）等，它们可以用数字集成电路来驱动。这里以LED为例介绍显示原理。4.七段显示译码器（1）七段数码管1）七段数码管结构2）发光二极管的连接3）数码显示原理gabcdefgabcdefgabcdef0—abcdef1—bc2—abdeg3—abcdg4—bcfg5—acdfg6—acdefg7—abc8—abcdefg9—abcdfg共阴极共阳极gabcdefgabcdefgabcefgabcefgabcefgabcdefgabcdefgabcdefgabcdefgabcdef第五十五页，共63页。RBI—灭零输入，低电平有效。用于熄灭不希望显示的零。BI/RBO—低电平有效，作输入端用时，灭灯输入；作输出端用时，灭零输出。显示译码器的功能是把8421BCD码译成七段显示器的驱动信号，驱动七段显示器显示出对应8421BCD码的十进制数码。（2）显示译码器1）74LS47逻辑符号根据数码管的连接不同，显示译码器也分成两大类，驱动共阳极显示器和驱动共阴极显示器，前者有74LS47、74LS247，后一类有74LS48、74LS49、74LS248、74LS249等。数字／功能输入BI/RBO输出字型LTRBIDCBAａｂｃｄｅｆｇ０１２３４５６７８９１１１１１１１１１１１Ｘ

ＸＸＸＸＸＸＸＸ０００００００１００１０００１１０１０００１０１０１１００１１１１０００１００１１１１１１１１１１１００００００１１００１１１１００１００１０００００１１０１００１１０００１００１０００１００００００００１１１１０００００００００００１００灭灯ＸＸＸｘｘｘ０１１１１１１１灭０１００００００１１１１１１１试灯０ＸＸｘｘｘ１０００００００74L