课件数字电路第5章时序电路

数字逻辑基础第五章异步时序电路异步时序电路的分类基本型异步时序电路依靠电路反馈记忆状态，输入信号为电平型信号。脉冲性异步时序电路依靠触发器记忆状态，输入为脉冲信号（时钟信号），但是没有统一的时钟，并且将时钟作为显式的输入对待。5.1基本型异步时序电路分析基本型异步时序电路的模型输入变量系统状态激励状态输出变量系统总态{x1,...xm,y1,...yr}基本型异步时序逻辑模型的描述基本型异步时序电路的稳定条件是y=Y。换句话说，在系统达到稳定以后，Y和y总是相同的。正因为如此，在基本型异步时序电路中不能将y和Y分别看作现态和次态。基本型异步时序电路分析的例子激励状态系统状态假想的延时环节系统总态y1y2Y1

Y2x1x2=00x1x2=01x1x2=10x1x2=110000011011010101010110101010101111111111时的激励函数和状态流程表稳定状态Y与y相同非稳定状态Y与y不同状态转换过程状态转换图功能：类似抢答器初始总态基本型异步时序电路状态转换的特点假定所有输入中每次只有一个输入发生改变，所以没有类似00→11的状态转换。输入改变以后，到达的总态如果是不稳定总态，则状态转换过程将继续进行，直到到达稳定总态。基本型异步时序电路分析的一般过程激励方程输出方程状态流程表标出稳定状态状态转换图或时序图电路功能描述正确区分各变量之间的关系作状态转换图要包含所有稳定状态和所有转换途径作时序图时要考虑实际的输入情况结合实际的输入情况讨论电路的功能另一个例子的分析电路激励状态输入输出激励函数和状态流程表初始状态共有8个稳定状态状态转换图包含所有稳定状态和所有转换途径在特定输入条件下的时序图在输入x1x2=00,01,11,10,00,01,11,01,11,10,00,10,00序列下，x1x2y1y2=0000,0110,1111,1011,0000,0110,1111,0101,1101,1000,0000,1000,0000功能描述若在输入x2为逻辑1期间，输入x1发生0到1的变化（上升沿），则在随后的x1第一个逻辑1期间输出等于逻辑0，其余时间均输出逻辑1。若输入x2为逻辑0，则无论输入x1如何变化，输出总是逻辑1。

5.2基本型异步时序电路中的竞争与冒险竞争的例子发生竞争的总态转换过程输入序列：00→10→11→01→11总态转换：0000→1011→1111→0110→？临界竞争与非临界竞争基本型异步时序电路在某个输入作用下，从一个稳定状态转换到另一个稳定状态时，如果有多于一个的状态变量需要同时发生变化，则称电路存在竞争。如果电路最终达到的稳定状态依赖于状态变量变化的次序，则称为临界竞争；如果最终达到的稳定状态相同，则称为非临界竞争。临界竞争的判别在状态转换表中选择一个稳定总态，然后从这个稳定状态向某个相邻列转移。考察在该列内的状态转换过程。若此转换过程中所有的转换途径都能够到达同一个稳定状态，则此转换过程不发生临界竞争。改变输入变量以及改变初始稳定总态，重复上两步的判别。直至遍历从所有的稳定总态出发的每种可能的转换途径。临界竞争的例子1不同的转换次序导致不同的结果：临界竞争不同的转换次序，相同的结果：非临界竞争临界竞争的例子2状态循环，无法达到最终稳定状态。这是一种特殊的临界竞争临界竞争的消除在电路中插入可控延迟元件修改状态流程表中的非稳定状态，使得循环的结果到达目标状态采用相邻的状态分配来消除临界竞争增加状态变量修改状态流程表有临界竞争无临界竞争修改原则：不改变最终结果在原问题中，11是对应于10的次状态，最终结果要求转换到11。相邻的状态分配相邻状态：相邻状态分配：使每个稳定态与它的激励态相邻，可以避免临界竞争。相邻状态分配的例子当系统在状态A发生输入改变（00→01）时，激励态为B，为了不发生临界竞争，要求A与B相邻。原始问题要求的相邻关系相邻编码后的状态流程表增加状态变量原始问题原始问题的相邻关系复杂，无法采用相邻编码达到无临界竞争增加状态变量后，做到相邻编码增加了3个中间状态，使得所有状态转换都是相邻的5.3基本型异步时序电路设计限制与要求每次只允许一个输入变量发生改变每次输入发生改变后，必须等待电路稳定后方可允许下一个输入发生变化无冒险无临界竞争

基本型异步时序电路设计的一般过程原始问题状态转换图状态流程表化简状态分配激励函数输出函数逻辑图注意状态转换的相邻性，使得状态转换不发生临界竞争。不能存在冒险自然语言描述，也可以用波形图或其他方式描述例:试用逻辑门电路实现一个下降沿触发的T触发器。这里的T触发器与触发器一章中讨论的T触发器略有不同，它只有一个输入端T，在T端发生负跳变就引起触发器翻转。我们可以画出该触发器的输入输出波形如下：时刻t0~t1（或t4~t5）为状态A，t1~t2为状态B，t2~t3为状态C，t3~t4为状态D，一共4个状态。由此得到的状态转换图和状态流程表如下：

T触发器的状态转换表状态激励态/输出X=0X=10000/001/00111/101/01111/110/11000/010/1例设计一个异步时序电路，它有两个输入端x1x2，一个输出端z。当输入x1x2=00时，输出z=0。若在x1由0变1时x2已经是逻辑1，即x2在x1之前变为1，则输出z=x1x2。若x1在x2之前变为1则输出z=0。

状态转换图与状态流程表由于不允许同时改变两个输入变量，这些状态不可能经过化简S0S2S1满足最小化、覆盖化和闭合性三个条件，从上述3个最大相容类中选择3个子集{A,B,G}、{C}和{D,E,F}来作为化简后的状态,记为S0、S1和S2

化简以后的状态流程表

状态激励态输出x1x2=00x1x2=01x1x2=11x1x2=10S0S0S0S1S20S1–S0S1S21S2S0S0S2S20状态分配

状态y1y2激励态Y1Y2输出zx1x2=00x1x2=01x1x2=11x1x2=10S000000001100S101–0001111S311–––101S210000010100为了使状态相邻，增加过渡状态激励方程、输出方程和逻辑图5.4脉冲型异步时序电路的分析和设计脉冲型异步时序电路与同步时序电路的相同点都以触发器作为记忆单元都具有米利与摩尔两种模型，结构类似脉冲型异步时序电路触发器具有不同的时钟时钟信号作为输入处理同步时序电路全部触发器具有统一的时钟时钟信号是默认的，不作为输入处理脉冲型异步时序电路分析的例子激励方程与输出方程触发器的输入方程cp1=x，cp2=xQ1

脉冲型异步时序电路的特点状态方程在脉冲型异步时序电路中触发器的cp表达式中，只有当表达式右端的逻辑函数产生对该触发器有效的触发时，表达式左边的cp

=1。状态转换表

Q2Q1cp2cp1Q2(n+1)Q1(n+1)I=0I=1I=0I=10000010001010011011111001111001000011010I

=1：输入x的下降沿I=0：除了输入x下降沿以外的所有时刻状态转换图和时序图I=1脉冲型异步时序电路的设计

原始问题分析状态转换图状态转换表化简状态分配激励函数逻辑图可能包含触发器的时钟信号的选择自然语言描述，也可以用波形图或其他方式描述输出函数设计例1试用T触发器设计满足下列功能的脉冲型异步时序电路。电路的功能描述是：只有当输入脉冲序列为x1→x1→x2的情况下，在输入x2的同时输出z；其余情况下都没有输出。T触发器是指只有一个T输入端的触发器。该触发器的状态方程如下：问题分析米利模型定义系统状态：状态A：原始状态；状态B：已经输入序列为x1；状态C：已经输入序列为x1→x1，在此状态下输入x2可以产生输出。状态转换图注意：由于异步时序电路限制每次只有一个输入变量变化，所以从某状态出发的状态转换线的数目与输入变量的数目相等对比：同步时序电路一般是输入变量的组合状态编码和状态转换表现态次态/输出y1y2Y1Y2/zx1x2x1x2AB/0A/00001/000/0BC/0A/00110/000/0CC/0A/11010/000/1注意：所有输入没有组合状态！激励卡诺图和输出卡诺图y1y2Y1Y2/zx1x20001/000/00110/000/01010/000/1QQn+1t000011110101状态转换表T触发器的激励表激励卡诺图输出卡诺图注意：所有输入没有组合状态，卡诺圈不能将不同的输入圈在一起！激励函数、输出函数和逻辑图

设计例2：异步计数器试用JK触发器设计一个12进制异步加法计数器

问题分析计数器类问题具有固定的时序，所以用时序图分析比较容易状态转换表状态y3y2y1y0Y3Y2Y1Y0S000000001S100010010S200100011S300110100S401000101S501010110S601100111S701111000S810001001S910011010S1010101011S1110110000电路结构输出变量输入变量问题：每个触发器的时钟、激励如何获得？触发器0触发器1触发器2触发器3时钟的选择原则1、在触发器的状态发生改变时必须有时钟信号，并且该时钟信号具有相同的极性（即都是正跳变或者都是负跳变）。2、在触发器不发生状态改变时的时钟信号越少越好。以y3为例，cp3必须在这两个时刻出现，具有相同的极性，且越少越好。所以选

y1作为cp3。本例时钟的选择cp0=x,cp1

=

y0,cp2=y1,

cp0