第八讲编码器课时

第八讲编码器课时第1页，共17页，2023年，2月20日，星期一P2M2编码器功能的测试1、什么是编码器（Encoder）？

为了区分一系列不同的事物，将其中的每个事物用一个代码来表示，这就是编码的含义。编码器的逻辑功能就是把多输入端中某输入端上得到有效电平时的状态编成一个对应的二进制代码，其功能与译码器相反。通常使用的编码器分为2n到n的二进制编码器（如74LS148）及10线到8421BCD码的二-十进制编码器（如74LS147）两大类。

2、什么是普通编码器？

普通编码器约定在多个输入端中每个时刻仅有1个输入端有效，否则输出将发生混乱。某一普通编码器电路有8个输入端，且输入为高电平有效，每个时刻仅有1个输入端为高电平，可见输入共有8种组合，可以用3位二进制数来分别表示输入端的8种情况，也就是把每一种输入情况编成一个与之对应的3位二进制数，这就是3位二进制编码器。二、抢答器的设计与调试第2页，共17页，2023年，2月20日，星期一P2M2编码器功能的测试普通3位二进制编码器

普通3位二进制编码器真值表

二、抢答器的设计与调试第3页，共17页，2023年，2月20日，星期一P2M2编码器功能的测试由真值表可写出输出与输入的函数表达式：3、什么是优先编码器（PriorityEncoder）？在优先编码器电路中，将所有输入端按优先顺序排了队，允许同时在两个以上输入端上得到有效信号，此时仅对优先权最高的一个进行编码，而不对优先级低的请求进行编码。

二、抢答器的设计与调试

演示174LS148第4页，共17页，2023年，2月20日，星期一P2M2编码器功能的测试看一看：74LS148管脚排布及逻辑符号

二、抢答器的设计与调试第5页，共17页，2023年，2月20日，星期一P2M2编码器功能的测试74LS148功能真值表

第6页，共17页，2023年，2月20日，星期一

把I1～I9的十个状态分别编码成十个BCD码。其中I9的优先权最高，I1的优先权最低。输入：逻辑0(低电平）有效输出：反码输出注意：P2M2编码器功能的测试二-十进制编码器74LS147

演示274LS147演示3编码显示电路第7页，共17页，2023年，2月20日，星期一补充:数据选择器

数字系统中，常常需要将多个通道的信号传送到公共数据线上去，专业上一般称之为数据采集，完成这一功能的组合逻辑电路就称为数据选择器。右图(a)、(b)分别为数据选择器的示意图和逻辑框图。一、原理第8页，共17页，2023年，2月20日，星期一传送两路数据的逻辑符号、真值表及表达式:传送四路数据的逻辑符号、真值表及表达式:第9页，共17页，2023年，2月20日，星期一根据此真值表，可以得到四选一数据选择器的输出表达式:

下图为集成数据选择器74153的逻辑框图，它含有两个彼此独立的四选一数据选择器，但这两个四选一数据选择器公用两根地址线。其功能表如下:二、标准中规模数据选择器74153第10页，共17页，2023年，2月20日，星期一例:试用两片4选1数据选择器及适当的门电路构成一个8选1数据选择器。4选1数据选择器有两根地址线，要构成8选1数据选择器就得有三根地址线，为此只能借助于使能端来实现，如下图所示:解:

可以不讲第11页，共17页，2023年，2月20日，星期一例:

可以不讲第12页，共17页，2023年，2月20日，星期一74LS373管脚排布及逻辑符号

看一看：二、抢答器的设计与调试2.3锁存器第13页，共17页，2023年，2月20日，星期一8路触发锁存电路

二、抢答器的设计与调试2.3锁存器第14页，共17页，2023年，2月20日，星期一P2M3锁存器功能的测试1、什么是锁存器？锁存器与前面介绍过的其他组合逻辑电路不同，它已经属于数字电路中时序逻辑电路的范畴，下面以D锁存器为例来简单介绍锁存器的工作情况。

在D锁存器中引入了时钟脉冲CP输入端，是一个电平控制的使能端。当CP=1时，输入端D上的信号能被锁存器接收并导致输出端Q状态的变化；当CP=0时，锁存器被封锁，不再接收D上的输入信号，输出Q维持在此前的状态上不变（通常称其为“保持”）。

D锁存器逻辑符号二、抢答器的设计与调试第15页，共17页，2023年，2月20日，星期一作业：1、P801（2）、2、

思考:1.查