第七章MOS反向器

第七章MOS反向器第1页，共55页，2023年，2月20日，星期一1、在双极型工艺下ECL/CML：

EmitterCoupledLogic/CurrentModeLogic

射极耦合逻辑/电流型开关逻辑TTL：TransistorTransistorLogic

晶体管-晶体管逻辑：IntegratedInjectionLogic

集成注入逻辑第2页，共55页，2023年，2月20日，星期一2、在MOS工艺下NMOS、PMOS：MNOS：MetalNitride（氮）OxideSemiconductor(E)NMOS与(D)NMOS组成的单元CMOS:MetalGateCMOSHSCMOS：HighSpeedCMOS（硅栅CMOS）CMOS/SOS：SilicononSapphire

（兰宝石上CMOS，提高抗辐射能力）VMOS：VerticalCMOS（垂直结构CMOS提高密度及避免Lutch-Up效应）第3页，共55页，2023年，2月20日，星期一第一部分:MOS晶体管的工作原理MOSFET（MetalOxideSemi-conductionFieldEffectTransistor），是构成VLSI的基本元件。

一、半导体的表面场效应1、P型半导体第4页，共55页，2023年，2月20日，星期一2、表面电荷减少第5页，共55页，2023年，2月20日，星期一3、形成耗尽层第6页，共55页，2023年，2月20日，星期一4、形成反型层第7页，共55页，2023年，2月20日，星期一二、MOS晶体管的结构一个典型的NMOS晶体管结构图第8页，共55页，2023年，2月20日，星期一

器件被制作在P型衬底(bulk或body)上，两个重参杂的n区形成源区（S）和漏区（D），一个重参杂的多晶硅(导电)作为栅（G），一层薄二氧化硅层使删和衬底隔离。器件的有效作用就发生在删氧化层下的衬底区。注意这种结构的源（S）和漏（D）是相同的。

源漏方向的尺寸叫删长L，与之垂直方向的细的尺寸叫做栅宽W，由于在制造过程中，源/漏结的横向扩散，源漏之间实际的距离略小于L，为了避免混淆，我们定义Leff=Ldrawn-2LD,Leff称为有效沟道长度，Ldrawn是沟道总长度，LD是横向扩散长度。

Leff和氧化层厚度tox对MOS电路的性能有着重要的作用。第9页，共55页，2023年，2月20日，星期一

衬底的电位对器件特性有很大的影，也就是说，MOSFET是一个四端器件。由于在典型的MOS工作中，源漏结二极管都必须反偏，所以我们认为NMOS晶体管的衬底被连接到系统的最低电压上。例如，如果一个电路在0～3V工作．则把衬底连接在最低的0V电位上，实际的连接如下图所示，通过一个p＋欧姆区来实。第10页，共55页，2023年，2月20日，星期一三、MOS管的符号教材中的NMOS耗尽型：第11页，共55页，2023年，2月20日，星期一四、MOS管的I/V特性1.阈值电压删氧化层电容耗尽区电容第12页，共55页，2023年，2月20日，星期一

NMOS管的VTH通常定义为界面的电子浓度等于衬底的多子浓度时的删压。可以证明：是多晶硅删和衬底间的功函数差q是电子电荷，Nsub是衬底参杂浓度，Φdep是耗尽区电荷，Cox是单位面积删氧化层电容是半导体衬底费米势第13页，共55页，2023年，2月20日，星期一影响阈值电压的因素：1）删电极材料2）删氧化层质量，厚度3）衬底参杂浓度第14页，共55页，2023年，2月20日，星期一PMOS导通现象类似于NMOS，但其所有极性都相反第15页，共55页，2023年，2月20日，星期一2.I/V特性的推导首先，分析一个载有电流I的半导体棒：沿电流方向的电荷密度是Qd（C/m）,电荷移动速度是v（m/s）第16页，共55页，2023年，2月20日，星期一源和漏等压时的沟道电荷其次，考虑源和漏都接地的NMOS，反型层中的电荷密度是多少？我们认为VGS＝VTH时开始反型，所以VGS≥VTH时，沟道中电荷密度（单位长度电荷），其值等于：第17页，共55页，2023年，2月20日，星期一源和漏不等电压时的沟道电荷当漏极电压大于0时，沟道电势将从源极的0V变到漏极的VD，删于沟道之间的局部电势差将从VG变到VG－VD，因此沿沟道的电荷密度表示为：V（x）为X点的沟道电势。电流可表示为：载流子为电子，所以有负号第18页，共55页，2023年，2月20日，星期一对于半导体，

是半导体载流子迁移率，E为电场由于，电子迁移率用表示我们得到：对应的边界条件是两边积分：第19页，共55页，2023年，2月20日，星期一ID沿沟道方向是常数，得到：这里的L是有效沟道长度。MOS管漏电流与漏源电压关系右图给出了不同VGS时的得到的ID与VDS的关系，每条抛物线的极值发生在VDS=VGS-VTH峰值电流为：第20页，共55页，2023年，2月20日，星期一当VDS较小时，有这种关系表明源漏之间可以用一个线性电阻表示，其阻值：深三极管区的线性工作第21页，共55页，2023年，2月20日，星期一

当漏电压大于VGS-VTH会怎样？实际上不会遵从抛物线特性，且ID相对恒定，这时器件工作在饱和区漏电流饱和第22页，共55页，2023年，2月20日，星期一原因：其电流表达式：L’近似等于L，则ID与VD无关工作于饱和区饱和区与三极管区分界点第23页，共55页，2023年，2月20日，星期一第24页，共55页，2023年，2月20日，星期一可推导出另一种非饱和区电流表达式：饱和区电流表达式：L’计算时可用L代替：第25页，共55页，2023年，2月20日，星期一对于PMOS管，其电流：三极管区：饱和区：第26页，共55页，2023年，2月20日，星期一VGS<VTH

晶体管截止VGSVTH，设VGS保持不变。（1）当VDS=0时，S、D之间没有电流IDS=0。（2）当VDS>0时，IDS由S流向D，IDS随VDS变化基本呈线性关系。（3）当VDS>VGS-VTH时，沟道上的电压降（VGS-VTH）基本保持不变，由于沟道电阻Rc正比于沟道长度L，而Leff=L-L变化不大，Rc基本不变。所以，IDS=(VGS-VTH)/Rc不变，即电流IDS基本保持不变，出现饱和现象。（4）当VDS增大到一定极限时，由于电压过高，晶体管被雪崩击穿，电流急剧增加。总结：第27页，共55页，2023年，2月20日，星期一4种MOS管：第28页，共55页，2023年，2月20日，星期一（1）N沟增强：第29页，共55页，2023年，2月20日，星期一(2)N沟耗尽：第30页，共55页，2023年，2月20日，星期一（3）P沟增强:第31页，共55页，2023年，2月20日，星期一（4）P沟耗尽:第32页，共55页，2023年，2月20日，星期一第二部分MOS反相器

反相器是MOS数字集成电路中最基本的单元电路。由于CMOS技术已经发展成为大规模集成电路（VLSI）的主流技术，因此本章以CMOS为主，在这之前先介绍NMOS和其他类型的反相器。第33页，共55页，2023年，2月20日，星期一MOS反相器简介：MOS反相器可分为：静态反相器、动态反相器。其结构如右图：驱动管通常为增强型NMOS，即E-NMOS。负载元件可以是：电阻（E/R反相器），增强型MOS（E/E反相器），耗尽型MOS（E/D反相器），P沟MOS（CMOS）。有比反相器：P113无比反相器：P113负载驱动管MOS静态反相器的一般结构NMOS反相器第34页，共55页，2023年，2月20日，星期一NMOS反相器简介：1.饱和增强型负载NMOS反相器饱和增强型负载NMOS反相器＝教材中的增强型NMOS管M1M1M2M2工作状态?第35页，共55页，2023年，2月20日，星期一饱和增强型负载NMOS反相器Vi为低电平时，根据M1M2可知，当时，其输出高压比电源VDD少了一个阈值电压:这就叫阈值损失。由ID1=ID2的条件可以得到输出低电平：第36页，共55页，2023年，2月20日，星期一2.非饱和增强型负载NMOS反相器为了克服饱和负载反相器输出高电平有阈值损失的缺点，可以把负载管M2的栅极接一个更高的电压VGG，且VGG>VDD+VT，使负载管M2由饱和区变为线性区。由线性区电流方程：可得当Vout=VDD时才使ID＝0，因此输出高电平可达到VDD由于要增加一个电压源VGG，给使用带来不便或第37页，共55页，2023年，2月20日，星期一3.耗尽型负载NMOS反相器(VTD<0)M2永远导通。输出高电平时，M1截止，M2工作在线性区，得到所以有输出低电平时，M1工作在线性区，M2工作在饱和区当时，得到输出低电平（VG-VT-VS）VGS-VT第38页，共55页，2023年，2月20日，星期一4.电阻负载NMOS反相器容易看出输出高电平后M1导通，输出开始下降当时，第39页，共55页，2023年，2月20日，星期一7.1自举反相器自举反相器只需一个电源VDD就能使输出高电平达到VDD高电平输入时，输出低电平VOL，负载管栅极电平为：VGL0=VDD-VTE自举电容CB两端电压：VGSL＝VDD-VTE-VL输入电平由高变低时，CB两端电压不能突变，负载管删压VGL随输出电压一起升高，这就是自举效应。此时ML工作状态？此时ML工作状态？（关键问题）输出达到高电平VDD自举电容的大小对特性有很大影响第40页，共55页，2023年，2月20日，星期一MB作用：使ML栅压不低于VDD-VTECB作用：输出电压上升时，CB反偏到ML的栅极，使ML的栅压Vo升高而升高－－自举效应注意：CB的大小对特性影响很大第41页，共55页，2023年，2月20日，星期一影响自举反相器性能的因素：1）寄生电容用C0加以等效，自举过程中C0与CB上的电荷总量恒定（见P114图7.3b）得到：定义：称作自举效率VGL的升高低于VO的升高第42页，共55页，2023年，2月20日，星期一2）反偏PN结漏电流由于ME的反偏PN结漏电流的存在，CL上的电荷会不断减少，导致VGL下降，直到ML截止，输出电压Vo也逐渐降低。采取措施：增加辅助上拉元件MA或RA

如图7.4所示（P115）

MA的W/L比ML小很多；（这能怎样？）

RA阻值也比较高。

第43页，共55页，2023年，2月20日，星期一7.2耗尽负载反相器（E/D反相器）（前面介绍过）属于有比反相器。第44页，共55页，2023年，2月20日，星期一7.3CMOS反相器P管N管Vi为低电平时：N管截止，P管导通，Vo=VDDVi为高电平时：N管导通，P管截止，Vo=07.3.1CMOS反相器的直流特性第45页，共55页，2023年，2月20日，星期一电流方程如下：截止饱和线性截止饱和线性第46页，共55页，2023年，2月20日，星期一A区：N管截止，P管工作于线性区输出Vo=VDDB区：P管工作在线性区，N管饱和第47页，共55页，2023年，2月20日，星期一C区：N管和P管都处于饱和区

当可得：，第48页，共55页，2023年，2月20日，星期一N管饱和：P管饱和：合并后有：第49页，共55页，2023年，2月20日，星期一D区：P管饱和，N管线性E区：P管截止，N管线性输出Vo=0第50页，共55页，2023年，2月20日，星期一7.3.2噪声容限低噪声容限：NML高噪声容限：NMH（教材P119）第51页，共55页，2023年，2月20日，星期一7.3.3开关特性在CMOS电路中，负载电容CL的充放电时间限制了门的开关速度。