模拟量输入输出通道

模拟量输入输出通道第1页，共77页，2023年，2月20日，星期五第2章智能仪器模拟量输入/输出通道

智能仪器所处理的对象大部分是模拟量。而智能仪器的核心——微处理器能接受并处理的是数字量，因此被测模拟量必须先通过A／D转换器转换成数字量，并通过适当的接口送入微处理器。在这里，我们把A／D转换器及其接口称为模拟量输入通道。同样，微处理器处理后的数据往往又需要使用D／A转换器及相应的接口将其变换成模拟量送出。在这里，我们把D／A转换器及相应的接口称为模拟量输出通道。第2页，共77页，2023年，2月20日，星期五2.1模拟量输入通道2.1.1A／D转换器概述A／D转换器是将模拟量转换为数字量的器件，这个模拟量泛指电压、电阻、电流、时间等参量，但在一般情况下，模拟量是指电压而言的。一、A／D转换器的定义分辨率与量化误差转换精度转换速率满刻度范围二、A／D转换器的技术指标

第3页，共77页，2023年，2月20日，星期五二、A／D转换器的技术指标分辨率与量化误差分辨率是衡量A/D转换器分辨输入模拟量最小变化程度的技术指标。例如：某A/D转换器为12位，若用百分比表示，即表示该转换器可以用212个二进制数对输入模拟量进行量化，其分辨力为1LSB。若用百分比表示，其分辨率为（1/212)×100％=0.025％，若允许最大输入电压为10V，则它能分辨输入模拟电压的最小变化量为10V×1/212=2.4mV。A/D转换器的分辨率取决于A/D转换器的位数，所以习惯上也以BCD码数的位数直接表示。第4页，共77页，2023年，2月20日，星期五二、A／D转换器的技术指标分辨率与量化误差量化误差是由A/D转换器有限字长数字量对输入模拟量进行离散取样（量化）引起的误差，其大小在理论上为一个单位（1LSB）。将实际转移曲线在零刻度处偏移1/2单位，可使得量化误差为±1/2LSB。A/D转换器的量化误差第5页，共77页，2023年，2月20日，星期五2.1.1A／D转换器概述二、A／D转换器的技术指标分辨率与量化误差分辨率是衡量A/D转换器分辨输入模拟量最小变化程度的技术指标。A/D转换器的分辨率取决于A/D转换器的位数，所以习惯上以输出二进制数或BCD码数的位数来表示。量化误差是由于A/D转换器有限字长数字量对输入模拟量进行离散取样（量化）引起的误差，其大小在理论上也为一个单位（1LSB

）。量化误差和分辨率是统一的，即提高分辨率可以减小量化误差。第6页，共77页，2023年，2月20日，星期五2.1.1A／D转换器概述二、A／D转换器的技术指标2、转换精度转换精度反映了一个实际A/D转换器与一个理想A/D转换器在量化值上的差值，用绝对误差或相对误差来表示。由于理想A/D转换器也存在着量化误差，因此，实际A/D转换器转换精度所对应的误差指标不包括量化误差在内。转换精度指标通常由以下分项误差有组成：①偏移误差②满刻度误差③非线性误差④微分非线性误差第7页，共77页，2023年，2月20日，星期五转换精度第8页，共77页，2023年，2月20日，星期五转换精度指标通常由以下分项误差有组成：①偏移误差：是指输出为零时，输入不为零的值，所以有时又称零点误差。偏移误差可以通过在A/D转换器的外部加接调节电位器，将偏移误差调至最小。②满刻度误差：又称增益误差，它是指A/D转换器满刻度时输出的代码所对应的实际输入电压值与理想输入电压值之差，满刻度误差一般是由参考电压、放大器放大倍数、电阻网络误差等引起。满刻度误差可以通过外部电路来修正。③非线性误差：是指实际转移函数与理想直线的最大偏移。非线性误差不包括量化误差，偏移误差和满刻度误差。④微分非线性误差：是指转换器实际阶梯电压与理想阶梯电压(1LSB)之间的差值。为保证A/D转换器的单调性能，A/D转换器的微分非线性误差一般不大于1LSB。非线性误差和微分非线性误差在使用中很难进行调整。第9页，共77页，2023年，2月20日，星期五2.1.1A／D转换器概述二、A／D转换器的技术指标3、转换速率转换速率是指A／D转换器在每秒钟内所能完成的转换次数。转换速率也可表述为转换时间，即A／D转换从启动到结束所需的时间，转换速率与转换时间互为倒数。例如，某A／D转换器的转换速率为5MHz，则其转换时间是200ns。第10页，共77页，2023年，2月20日，星期五2.1.1A／D转换器概述二、A／D转换器的技术指标4、满刻度范围满刻度范围是指A／D转换器所允许最大的输入电压范围。如(0～5)V，(0～10)V，(－5～＋5)V等满刻度值只是个名义值，实际的A／D转换器的最大输入电压值总比满刻度值小1／2n（n为转换器的位数）。这是因为0值也是2n个转换器状态中的一个。例如12位的A／D转换器，其满刻度值为10V，而实际允许的最大输入电压值为×10＝9.9976V。第11页，共77页，2023年，2月20日，星期五三、A／D转换器的分类①逐次比较式A／D转换器：转换时间一般在μs级，转换精度一般在0.1％上下，适用于一般场合。②积分式A／D转换器：其核心部件是积分器，因此转换时间一般在ms级或更长，但抗干扰性能强，转换精度可达0.01％或更高。适于数字电压表类仪器采用。③并行比较式又称闪烁式：采用并行比较，其转换时间可达ns级，但抗干扰性能较差，由于工艺限制，其分辨率一般不高于8位。可用于数字示波器等要求转换速度较快的仪器中。④改进型是在上述某种形式A／D转换器的基础上，为满足某项高性能指标而改进或复合而成的。例如余数比较式即是在逐次比较式的基础上加以改进，使其在保持原有较高转换速率的前提下精度可达0.01％以上。第12页，共77页，2023年，2月20日，星期五2.1.2逐次比较式A／D转换器与计算机接口一、逐次比较式A／D转换器原理它由N位寄存器、N位D／A转换器、比较器、逻辑控制电路、输出缓冲器五部分组成，逐次比较式A／D转换器大都做成单片集成电路形式，使用时只需发出A／D转换启动信号，然后在EOC端查知A／D转换过程结束后，取出数据即可（实际A／D转换过程已不是非常重要）。第13页，共77页，2023年，2月20日，星期五

二、ADC0809芯片及其接口

第14页，共77页，2023年，2月20日，星期五

二、ADC0809芯片及其接口

ADC0809由三大部分组成：1、8路输入模拟量选择电路：8路输入模拟量信号分别接到IN0～IN7端。A，B，C为输入地址选择线，地址信息由ALE的上升沿打入地址锁存器。2、逐次比较式A／D转换器：START为启动信号，其上升沿复位内部寄存器，下降沿启动A／D转换。EOC为转换结束标志位，“0”表示正在转换，“1”表示一次A/D转换的结束。CLOCK为外部时钟输入信号，当时钟频率取640kHz时，转换一次约需100μs时间（ADC0809所能容许的最短转换时间）。3、三态输出缓冲锁存器：A／D转换的结果由EOC信号上升沿打入三态输出缓冲锁存器。OE为输出允许信号，当向OE端输入一个高电平时，三态门电路被选通，这时便可读取结果。否则缓冲锁存器输出为高阻态。第15页，共77页，2023年，2月20日，星期五

二、ADC0809芯片及其接口

第16页，共77页，2023年，2月20日，星期五

二、ADC0809芯片及其接口

第17页，共77页，2023年，2月20日，星期五2.1.2逐次比较式A／D转换器与计算机接口A／D转换器与微处理器连接方式以及智能仪器要求的不同，实现A／D转换软件的控制方式就不同。目前常用的控制方式主要有：

1．程序查询方式：2．延时等待方式：3．中断方式：第18页，共77页，2023年，2月20日，星期五结合下图所示的ADC0809与8031的接口电路，给出查询、等待定时和中断这三种方式下的转换程序。转换程序的功能是将由IN0端输入的模拟电压转换为对应的数字量，然后再存入8031内部RAM的30H单元中。1．程序查询方式2．延时等待方式3．中断方式第19页，共77页，2023年，2月20日，星期五a．查询方式 MOVDPTR，#0FEF8H;指出IN0通道地址 MOVA，#00H MOVX＠DPTR，A ;启动IN0通道转换 MOVR2，#20HDLY：DJNZR2，DLY ；延时，等待EOC变低WAIT：JBP3.3，WAIT ；查询，等待EOC变高 MOVXA，＠DPTR MOV30H，A ；结果存30Hb．延时等待方式MOVDPTR，#0FEF8H MOVA，#00H MOVX＠DPTR，A ；启动IN0通道 MOVXR2，#48HWAIT：DJNZR2，WAIT ；延时约140μs MOVXA，＠DPTR MOV30H，A ；转换结果存30H第20页，共77页，2023年，2月20日，星期五

c．中断方式（主程序）MAIN：SETBIT1；选边沿触发 SETBEX1；允许中断 SETBEA；打开中断 MOVDPTR，#0FEF8H MOVA，#00H；启动A／D转换 MOVX@DPTR，A ……；执行其他任务中断服务程序：NTR1：PUSHDPL；保护现场 PUSHDPH PUSHA MOVDPTR，#0FEF8H MOVXA，＠DPTR；读结果 MOV30H，A；结果存30H MOVA，#00H MOVX＠DPTR,A；启动下次转 POPA；恢复现场 POPDPH POPDPL RETI；返回第21页，共77页，2023年，2月20日，星期五

三、AD574芯片及其接口

第22页，共77页，2023年，2月20日，星期五

CS：片选信号，低电平有效。

CE：片使能信号，高电平有效。

R/C：读/启动转换信号，高时读A/D转换结果，低时启动A/D转换。

12/8：输出数据长度控制信号，高为12位，低为8位。

A0：A0有两种含义：当R/C为低时，A0为高，启动8位A/D转换；A0为低，启动12位A/D转换。当R/C为高时，A0为高，输出低4位数据；A0低，输出高8位数据。CECSR／C12／8A0操作100×012位转换100×18位转换110＋5V012位并行输出101接地0输出高8位数据101接地1输出低4位数据上述5个控制信号的组合如表所示AD574共有5个控制引脚，定义如下：第23页，共77页，2023年，2月20日，星期五

三、AD574芯片及其接口

第24页，共77页，2023年，2月20日，星期五图中STS可有三种接法以对应三种控制方式：如果STS空着，单片机只能采取延时等待方式，在启动转换后，延时25μs以上时间，再读入A／D转换结果,本例采用延时等待方式，其对应控制程序清单如下：MOVR0，#1FH；启动MOVX@R0，AMOVR7，#10H ；延时DJNZR7，＄MOVR1，#7FH ；读低四位MOVXA，@R1MOVR2，A ；存低四位MOVR1，#3FH ；读高八位MOVXA，@R1MOVR3，A ；存高四位SJMP＄第25页，共77页，2023年，2月20日，星期五

2.1.3积分式A／D转换器与计算机接口一、双积分式A／D转换器原理概述双积分式A／D转换器又称双斜式A/D转换器，其转换过程在逻辑控制电路的控制下按以下三个阶段进行。1．预备阶段2．定时积分阶段T1

3．定值积分阶段T2积分式A/D转换器是一种间接式A/D转换器，其工作原理是：先用积分器把输入模拟电压转换成中间量（时间T或频率f），然后再把中间量转换成数字。积分式A/D转换器又可进一步分为许多类型，本节仅讨论其中最基本的双积分式A/D转换器及接口技术。第26页，共77页，2023年，2月20日，星期五

2.1.3积分式A／D转换器与计算机接口一、双积分式A／D转换器原理概述第27页，共77页，2023年，2月20日，星期五

2.1.3积分式A／D转换器与计算机接口一、双积分式A／D转换器原理概述1．预备阶段：逻辑控制电路发出复位指令，计数器清零，同时使S4闭合，积分器输入/输出都为零。2．定时积分阶段T1：在t1时刻，逻辑控制电路发出启动指令，使S4断，S1闭合，于是积分器开始对输入电压Ui积分，同时打开计数门计数。当计数器计满N1时(t2时刻)，计数器的溢出脉冲使逻辑控制电路发出控制信号使S1断开。阶段T1结束，积分器输出（2.1）第28页，共77页，2023年，2月20日，星期五3．定值积分阶段T2：在t2时刻令S1断开的同时，使与Ui极性相反的基准电压接入积分器。本例设Ui为正值，则令S3闭合，于是积分器开始对基准电压UR定值积分，积分器输出从U01值向零电平斜变，同时，计数器也重新从零计数，当积分输出达到零电平时刻（即t3），比较器翻转，此时控制电路令计数器关门，计数器保留的计数值为N2。定值积分阶段T2结束时，积分器输出电平为零，则有2.2）第29页，共77页，2023年，2月20日，星期五数学推导

t1t2t3U01（2.1）（2.2）（2.3）将2.1式代入2.2式得设时钟周期为T0，计数器容量为N1，则T1=N1To、T2=N2To，2.3式可改写为2.3式所明：T2与输入电压的平均值成正比（2.4）2.4式所明：N2与输入电压的平均值成正比（N2∞

）第30页，共77页，2023年，2月20日，星期五N2T0N2∞Ui关系的演示①积分器输出电压还是负向积分，积分时间Ｔ１不变，但是，斜率将增加一倍。（假定输入电压增加为2Ui）②在Ｔ２期间，积分器反向积分的斜率不变（因ＵＲ不变），但是，返回到零点的时间Ｔ２将增加一倍。③由于Ｔ２增加一倍，因而在Ｔ２期间的计数值Ｎ２也将增加一倍。第31页，共77页，2023年，2月20日，星期五

2.1.3积分式A／D转换器与计算机接口一、双积分式A／D转换器原理概述1．预备阶段----复零，S4接通2．定时积分阶段----第一次积分，S1接通

特点：定时积分T1固定，UO1∞(正比于)Ui3．定值积分阶段----第二次积分，S3/S4接通

特点：定值积分（反向），N2∞UO1∞Ui第32页，共77页，2023年，2月20日，星期五一、双积分式A／D转换器原理概述（1）抗干扰能力强双积分式A／D转换器的结果与输入信号的平均值成正比，因而对叠加在输入信号上的交流干扰有良好的抑制作用，即串模干扰抑制能力比较大。50Hz的工频干扰是最主要的串模干扰成分，如果选定采样时间T1的时间为工频周期20ms的整数倍，则对称的工频干扰在理想情况下可以完全消除双积分式A／D转换器的优点：第33页，共77页，2023年，2月20日，星期五一、双积分式A／D转换器原理概述（1）抗干扰能力强双积分式A／D转换器的结果与输入信号的平均值成正比，因而对叠加在输入信号上的交流干扰有良好的抑制作用，即串模干扰抑制能力比较大。50Hz的工频干扰是最主要的串模干扰成分，如果选定采样时间T1的时间为工频周期20ms的整数倍，则对称的工频干扰在理想情况下可以完全消除（2）性能价格比高由于在转换过程中的两次积分中使用了同一积分器，又使用同一时钟去测定T1和T2，因此对积分器的精度和时钟的稳定性等指标都要求不高，使成本降低。双积分式A／D转换器的优点：第34页，共77页，2023年，2月20日，星期五1、速度较慢，一般情况下每秒转换几次，最快每秒20余次。2、积分器和比较器的失调偏移不能在两次积分中抵消，会造成较大的转换误差。为了将A/D转换器中的运算放大器和比较器的漂移电压降低，常采用自动调零技术。自动调零技术实际上是在双积分式转换过程中增加了两个积分周期，分别测出A/D转换器中运算放大器和比较器的失调电压，并分别存储在电容器或寄存器中。当对模拟信号进行转换时，就可以扣除上述已存储的失调电压，实现精确A/D转换。自动调零技术可将失调电压降低1～2个数量级。一、双积分式A／D转换器原理概述双积分式A/D转换器的缺点：第35页，共77页，2023年，2月20日，星期五

2.1.3积分式A／D转换器与计算机接口一、双积分式A／D转换器原理概述二、微处理机控制双积分式A／D转换器1、采用微处理器直接实现对双积分式A／D转换器全部转换过程的控制；2、采用含有逻辑控制电路的单片式双积分式A／D转换器芯片，其接口的任务主要是在双积分A／D转换结束之后读取结果。双积分式A／D转换器与处理器系统的接口有两种方法：第36页，共77页，2023年，2月20日，星期五1、采用微处理器直接实现对双积分式A／D转换器全部转换过程的控制；第37页，共77页，2023年，2月20日，星期五2、采用含有逻辑控制电路的单片式双积分式A／D转换器芯片，其接口的任务主要是在双积分A／D转换结束之后读取结果。目前，双积分式A／D转换器已能做成单片集成电路的形式。这些集成芯片大都采用了自动调零技术，并且其数字输出大都采用位扫描的BCD码形式。本章以广为使用的C14433为例来讨论。

2.1.3积分式A／D转换器与计算机接口二、微处理机控制双积分式A／D转换器第38页，共77页，2023年，2月20日，星期五

2.1.3积分式A／D转换器与计算机接口一、双积分式A／D转换器原理概述二、微处理机控制双积分式A／D转换器三、MC14433A／D芯片及其接口

MC14433是采用CMOS工艺且具有零漂补偿的3位半（BCD码）单片双积分式A／D转换器芯片，只需外加二个电容和二个电阻就能实现A／D转换功能。主要技术指标为：转换速率(3～10)Hz，转换精度±1LSB，模拟输入电压范围0V～±1.999V或0V～±199.9mV，输入阻抗大于100MΩ。第39页，共77页，2023年，2月20日，星期五三、MC14433A／D芯片及其接口

第40页，共77页，2023年，2月20日，星期五第41页，共77页，2023年，2月20日，星期五MC14433转换结果以BCD码形式，分时按千、百、十、个位由Q0～Q3端送去，相应的位选通信号由DS1～DS4提供。每个选通脉冲宽度为18个时钟周期，相邻选通脉冲之间的间隔为2个时钟周期。第42页，共77页，2023年，2月20日，星期五MC14433模拟部分电路如图所示。缓冲器A1接成电压跟随器形式，以提高A/D转换器输入阻抗；A2与外接R1和C1构成积分器；A3为比较器，完成“0”电平检出。由于运放A1，A2，A3工作时不可避免地存在输入失调电压，因此在转换过程中还要进行自动调零。图中的C0为调零电容，需外接。第43页，共77页，2023年，2月20日，星期五MC14433完整的A／D转换过程可分为6个阶段，各阶段积分器输出的波形如图所示：第44页，共77页，2023年，2月20日，星期五三、MC14433A／D芯片及其接口

MC14433与8031接口电路如图。要求编程将转换结果存储在2EH与2FH单元中，存储格式为：转换器的EOC反相后，作为中断申请信号送8031的INT1端。由于EOC与DU相连，所以每次转换完毕都有相应的BCD码及选通信号出现在Q0～Q3及DS1～DS4端。D7D6D5D4D3D2D1D02EH符号××千位百位2FH十位个位第45页，共77页，2023年，2月20日，星期五设要求外部中断为边沿触发方式，主程序：INIT：SETBIT1；选择INT1边沿触发方式MOVCIE，#10000100B；打开中断，INT1中断允许……

中断服务程序：SAP：MOVA，P1 JNBACC.4，SAP ；等待DS1选通信号 JBACC.0，SER ；若超、欠量程，转SER JBACC.2，SP1 ；若极性为正，转SP1 SETB77H ；为负，2EH单元D7为1 AJMPSP2SP1：CLR77H ；为正，2EH单元D7为0SP2：JBACC.3，SP3 ；查千位(1／2位) SETB74H ；千位数2EH单元D4为1 AJMPSP4SP3：CLR74H ；千位数2EH单元D4为0SP4：MOVA，P1 JNBACC.5，SP4；等待DS2选通信号 MOVR0，#2EH； XCHDA，＠R0；百位数送2EH低4位第46页，共77页，2023年，2月20日，星期五中断服务程序：SAP：MOVA，P1 JNBACC.4，SAP ；等待DS1选通信号 JBACC.0，SER ；若超、欠量程，转SER JBACC.2，SP1 ；若极性为正，转SP1 SETB77H ；为负，2EH单元D7为1 AJMPSP2SP1：CLR77H ；为正，2EH单元D7为0SP2：JBACC.3，SP3 ；查千位(1／2位) SETB74H ；千位数2EH单元D4为1 AJMPSP4SP3：CLR74H ；千位数2EH单元D4为0SP4：MOVA，P1 JNBACC.5，SP4；等待DS2选通信号 MOVR0，#2EH； XCHDA，＠R0；百位数送2EH低4位SP5：MOVA，P1 JNBACC.6，SP5；等待DS3选通信号 SWAPA ；高低4位交换 INCR0 ；指针指向2FH MOV＠R0，A ；十位数2FH高4位SP6：MOVA，P1 JNBACC.7，SP6；等待DS4选通信号 XCHDA，＠R0 ；个位数送2FH低4位 RETI ；中断返回SER：SETB10H ；置超、欠量程标志 RETI ；中断返回

第47页，共77页，2023年，2月20日，星期五

2.2高速模拟量输入通道

2.2.1并行比较式A／D转换器原理概述高速模拟量输入通道大都采用并行比较式A／D转换器，并行比较式即闪烁式A／D转换器是现行电子式A／D转换器中转换速度最快的一种。并行比较式A／D转换原理比较直观。本章以一个三位并行比较式A／D转换器为例，讨论并行比较式A／D转换器的原理第48页，共77页，2023年，2月20日，星期五三位并行比较式A／D转换器原理框图及模数对照表第49页，共77页，2023年，2月20日，星期五2.2.1并行比较式A／D转换器原理概述并行比较式A／D转换器的转换时间只有几十纳秒，可应用于高速采集的场合。例应用于数字示波器中。但需要大量的低漂移的比较器和高精度电阻，且位数每高一位，其需要量加大一倍。例如8位转换器就需要255个比较器和256个精密电阻，价格较贵，因此并行比较式A／D转换器的位数一般不高于8位，并且只有在高速采集时才被采用。本节以CA3308集成芯片为例，介绍高速A/D转换的特点及其接口技术。CA3308是美国RCA公司的8位CMOS并行A/D转换器，最高转换速率可达15MHz，

2.2.2高速A／转换器及其接口技术第50页，共77页，2023年，2月20日，星期五VIN：输入信号端。VDD，VSS：数字电源与数字地。VAA，AG：模拟电源与模拟地。B1～B8：数字量输出端。OVF：溢出标志位CE1，CE2：输出数字量的三态控制信号输入端，其真值表如表2.2CLK：外部时钟输入端。PHASE：工作方式控制端。UR(+)，UR(-〗)，1／4REF，1／2REF，3／4REF：参考电压输入端或校准端CA3308各脚定义如下：第51页，共77页，2023年，2月20日，星期五当采样速率较高时，由于自身时钟频率的限制，微处理器无法控制数据采集的全过程，而用高速逻辑器件控制A／D转换及RAM存储。当存储完毕后，再由微处理器处理这些数据。一个由8031控制的采用CA3308构成的高速数据采集系统如图第52页，共77页，2023年，2月20日，星期五高速数据采集工作时序图第53页，共77页，2023年，2月20日，星期五

2.2.3高速数据采集与数据传输

一、程序控制的数据传输方式查询方式、延时等待方式、中断方式等均属该方式。每传输一个数据，CPU都要执行若干条指令，不适于高速数据采集及成批交换数据的场合。二、DMA控制的数据传输方式即在DMA控制器控制下的直接存储器存取方式。在这种方式下，外设与内存之间的数据传输过程不再由CPU控制，而是在DMA控制器的控制和管理下进行直接传输，从而提高了传输速度。第54页，共77页，2023年，2月20日，星期五DMA传输示意图在DMA传输过程中，传输数据的途径是I/O设备接口、总线和存储器接口，并不经过DMA控制器，因而速度很快。DMA方式传输一个字节一般只需要两个时钟周期的时间。除此之外，CPU在现行指令的每个机器周期结束即可响应DMA，响应DMA请求的最大延时不会超过一个机器周期。第55页，共77页，2023年，2月20日，星期五采用DMA传输方式后使数据传输的速率有很大的提高。但在DMA传输过程中，由于CPU“脱开”系统总线不再工作，因而CPU的工作效率较低。此外，传输速率还受到DMA控制器芯片最高工作频率的限制，例如DMA控制芯片8237A的最大工作频率为3MHz。为了提高CPU的工作效率，许多现代高性能DSP芯片内含有多个onchipDMA控制器，并提供专门的DMA传输总线，这样，处理器核的运行与DMA数据传输可并行工作，工作效率很高。

2.2.3高速数据采集与数据传输

一、程序控制的数据传输方式二、DMA控制的数据传输方式第56页，共77页，2023年，2月20日，星期五

2.2.3高速数据采集与数据传输

一、程序控制的数据传输方式二、DMA控制的数据传输方式三、基于高速数据缓存技术的数据传输方式1、基于双口RAM的高速数据缓存方式2、基于FIFO的高速数据缓存方式

在高速数据采集系统中，微处理器控制的数据传输速率及有关数据处理的速度与前端A/D转换器的采集速度往往不一致的；另外，在多微处理器系统应用场合，各微处理器系统的工作也不可能完全同步。当它们之间需要高速传输数据时，可以在两者之间加入数据缓存器进行缓冲。第57页，共77页，2023年，2月20日，星期五三、基于高速数据缓存技术的数据传输方式1、基于双口RAM的高速数据缓存方式双口RAM即双端口存储器，它具有两套完全独立的数据线、地址线、读/写控制线，允许两个独立的系统或模块同时对双口RAM进行读/写操作。因此，不管是在流水方式下的高速数据传输，还是在多处理系统中的数据共享应用中，双口RAM都在其中发挥重要作用。以IDT7024为例介绍双口RAM的组成原理及典型应用。IDT7024为4K×16位静态双口RAM，其最快存取时间有20/25/35/55/75ns多个等级，可与大多数高速处理器配合使用，无需插入等待状态。第58页，共77页，2023年，2月20日，星期五三、基于高速数据缓存技术的数据传输方式1、基于双口RAM的高速数据缓存方式双口RAMIDT7024的组成框图第59页，共77页，2023年，2月20日，星期五A/D转换器采用14位A/D转换器LTC1419，其最高转换速率为800kHz，能满足实时采样的要求。双口RAM采用IDT7024，其右端口作为采集数据输入端口，写地址及控制信号由可编程逻辑器件EPM7064产生；其左端口作为采集数据输出端口，输出数据线分高8位和低8位分别与单片机的8位数据线相连，读地址及控制信号由单片机给出。第60页，共77页，2023年，2月20日，星期五2、基于FIFO的高速数据缓存方式FIFO（FirstInFirstOut）意思就是先进先出。FIFO存储器的特点是：同一存储器配备有两个数据端口，一个是输入端口，只负责数据的写入；另一个是输出端口，只负责数据的输出。对这种存储器进行读/写操作时不需要地址线参与寻址，数据的读取遵从先进先出的规则，并且读取某个数据后，这个数据就不能再被读取，就像永远消失了一样。FIFO内部的存储单元是一个双口RAM，内部有两个读/写地址指针和一个标志逻辑控制单元。读/写地址指针在读/写时钟控制下顺序地从存储单元按照一种环形结构依次读/写数据，从第一个存储单元开始到最后一个存储单元，然后又回到第一个存储单元。标志逻辑控制单元能根据读、写指针的状态，给出RAM的空、满等内部状态的指示。第61页，共77页，2023年，2月20日，星期五三、基于高速数据缓存技术的数据传输方式2、基于FIFO的高速数据缓存方式

第62页，共77页，2023年，2月20日，星期五该FIFO数据采集系统没使用PAE和PAF标志，采用先写满再读数据的简单方法

写操作由加在WCLK端的时钟控制，对应时钟信号的上升沿，采集的数据从Ｄ0～Ｄ8端顺序写入到存储器阵列中。当数据写满后，FF变为低电平，FF的低电平信号通过单片机关闭时钟门74HC00而中止写操作，尔后电路便可以进入读数过程。读数操作过程由单片机控制。当数据被读空后，EF变为低电平。这时，EF信号就会打开时钟门，于是电路就进入新的一轮写数据操作。第63页，共77页，2023年，2月20日，星期五2.3模拟量输出通道2.3.1D／A转换器概述2.3.2D／A转换器与微型计算机接口2.3.3D／A转换器应用举例第64页，共77页，2023年，2月20日，星期五2.3.1D／A转换器概述一、D／A转换原理

D/A转换器是由电阻网络、开关及基准电源等部分组成，为了便于接口，有些D/A芯片内还含有锁存器。D/A转换器的组成原理有多种，采用最多的是R–2R梯形网络D/A转换器，

第65页，共77页，2023年，2月20日，星期五一、D／A转换原理第66页，共77页，2023年，2月20日，星期五一、D／A转换原理二、D／A转换器的主要技术指数1．分辨率：当输入数字发生单位数码变化时所对应模拟量输出的变化量，具体表达方式与A／D转换器分辨率基本一致。2．转换精度：指在整个工作区间实际的输出电压与理想输出电压之间的偏差，具体含义与A/D转换器的定义基本一致。3．转换时间：指当输入的二进制代码，从最小值突跳到最大值时，其模拟量电压达到与其稳定值之差小于±12LSB所需的时间。转换时间又称稳定时间，其值通常比A／D转换器的转换时间要短得多。4．尖峰误差：尖峰误差是指输入代码发生变化时而使输出模拟量产生的尖峰所造成的误差。第67页，共77页，2023年，2月20日，星期五一、D／A转换原理二、D／A转换器的主要技术指数三、D／A转换电路输入与输出形式D／A转换器的数字量输入端可以分为：不含数据锁存器；含单个数据锁存器；含双数据锁存器三种情况。第一种与微型计算机接口时一定要外加数据锁存器，以便维持D／A转换输出稳定。后两种与微型计算机接口时可以不外加数据锁存器。第三种可用于多个D／A转换器同时转换的场合。D／A转换器的输出电路有单极性和双极性之分。第68页，共77页，2023年，2月20日，星期五三、D／A转换电路输入与输出形式D／A转换器的输出电路有单极性和双极性之分。单极性输出电路双极性输出电路第69页，共77页，2023年，2月20日，星期五2.3.2D／A转换器与微型计算机接口一、八位D／A转换器DAC0832及其与微型计算机接口DAC0832是含有双输入数据锁存器的D/A数模转换器，原理框图如下：