dc图形界面使用说明

本文格式为Word版，下载可任意编辑——dc图形界面使用说明DC图形界面使用说明

课前说明：在进行下面的演示之前需要大家拷一个文件夹dc_example，里面有本节课需要用到的文件（包括本讲义）。这个文件夹在/home/eda236目录下，大家把它们拷贝到自己的帐号目录下，以备使用。

拷贝命令：cp–r../eda236/dc_example~

开启word讲义：开始——〉运行——〉开启：00

——〉登录服务器

——〉输入自己的帐号和密码，在dc_example下找到“dc图形界面使用说明.doc〞。

DC图形界面的使用：1.DC图形界面的启动

开启一个终端窗口，进入dc_example文件夹（cddc_example），写入命令dv–db_mode，敲入回车。

则DC图形界面启动，如下图所示

红框处是DC的命令输入框，以下在图形界面上的操作都可以在命令输入框中输入相应的命

令来完成。

2.设置库文件选择File?Setup

需要设置以下库文件，如下：

link_library{*/raid5/tools/lib/smic25/feview_s/version1/STD/Synopsys/smic25_tt.db}

target_library{/raid5/tools/lib/smic25/feview_s/version1/STD/Synopsys/smic25_tt.db}

symbol_library{/raid5/tools/lib/smic25/feview_s/version1/STD/Symbol/synopsys/smic25.sdb}

?目标工艺库（Target_library）：

是指将RTL级的HDL描述到门级时所需的标准单元综合库，它是由芯片制造商（Foundry）提供的，包含了物理信息的单元模型。

?链接库（link_library）:

链接库可以是同target_library一样的单元库，或者是已综合到门级的底层模块设计，其作用如下：在由下而上的综合过程中，上一层的设计调用底层已综合模块时，将从link_library中寻觅并链接起来。

?符号库（symbol_libray）:

显示电路时，用于标识器件，单元的符号库。

点OK，设置完成。

3.读入verilog文件选择File?Read

在开启文件对话框中选中要开启的文件，在这里我们选中example1.v文件。

在Log框中出现successfully字样说明读入文件成功。相应命令：read_file

点击红色箭头所指的按钮可以查看该电路的symbol图。

4.4设置输出端口约束

在symblo图上选中输出端口o。

选择Attributes?OperatingEnvironment?OutputDelay

设置输出延迟为8ns

相应指令：set_output_delay4.5设置面积约束

选择Attributes?OptimizationConstraints?DesignConstraints

设置Maxarea的值为0，说明让DC向电路面积为0的方向来优化电路，使面积最小。当然，面积为0是达不到的。Maxfanout为4，Maxtransition为0.5（具体含义参见SYNTHESIS.pdf）

相应命令：set_max_area，set_max_fanout，set_max_transition。5.综合优化

选择Design?CompileDesign

点击OK，相应命令：compile

在Log框中出现OptimizationComplete字样说明优化完成，如下图所示。

6.查看报告

查看面积报告

选择Design?ReportArea