16位乘法器学习笔记（Verilog语言源程序仿真程序）

本文格式为Word版，下载可任意编辑——16位乘法器学习笔记（Verilog语言源程序仿真程序）LCD1602显示源程序如下：

modulelcd1602(inputclk,//60Minputrst_n,outputlcd_p,//BacklightSource+lcd屏幕背光outputlcd_n,//BacklightSource-outputreglcd_rs,//0:writeorder;1:writedataoutputlcd_rw,//0:writedata;1:readdataoutputreglcd_en,//negedge在lcd_en下降沿需保证数据有效outputreg[7:0]lcd_data);mux16

mul(.rst_n(rst_n),.clk(clk),.start(start),.ain(data0),.bin(data1),.yout(data2),.done(done));//端口名称关联

//lcd1602orderparameterMode_Set=8'h31,//功能设置，Cursor_Set=8'h0c,//光标设置Address_Set=8'h06,//输入模式设置Clear_Set=8'h01;//清屏设置

/****************************LCD1602DisplayData****************************/wire[7:0]data_r0,data_r1,data_r2;//乘数、被乘数wire[15:0]data0,data1;//结果显示wire[31:0]data2;

wire[7:0]addr;//writeaddresswirestart,done;

assigndata_r0=8'h30+data0[7:0];//8'h30在LCD1602上显示值为0。assigndata_r1=8'h30+data1[7:0];assigndata_r2=8'h30+data2[7:0];//addressassignaddr=8'h80;

/****************************LCD1602Driver****************************///lcd1602clk_enreg[31:0]cnt;reglcd_clk_en;

always@(posedgeclkornegedgerst_n)begin

if(!rst_n)begin

cnt

11010000110110001011

4、尝试结果在LCD1602上面显示出来：

（1）assigndata_r2=8'h30+data2[7:0];此语句之所以加上8’h30是由于8’h30在lcd显示时存放的是0的地址。

（2）问题：现在lcd显示屏只能显示八个字符，暂时不知道为什么？另一个问题就是：此lcd显示两行的时候字符会变暗，显示一行就很正常！！！

只能显示八个的原因是：硬件问题，lcd1602出问题了！（坑了）5、16位乘法器仿真图如下：

从上图中能看到start变为1后的第一个周期内yout为0，从下面一