系统级封装产品行业市场突围战略研究

系统级封装产品行业市场突围战略研究Chiplet方兴未艾，先进封测持续创新Chiplet是依托高级封装技术实现芯片性能提升、成本可控的高效架构设计模式。目前主流系统级SoC方案是在单芯片（monolithic）方案集成具有特定功能的IP核，Chiplet方案在设计上延续SoC的异构集成概念，融合空间维度以合适的工艺节点将IP核切分为可模块化组装的小裸片（die），并通过先进封装技术（比如3D堆叠、扇形封装、微间距焊线技术等）实现系统级封装。Chiplet方案可以自由选择不同分区的工艺节点。主流SoC单晶片系统中，不同功能和类型的电路单元只能采用同一种工艺节点，然而不同芯片的工艺需求不同，如逻辑芯片、模拟芯片、射频芯片、存储器等往往成熟制程节点是不同的，模拟芯片如果采用高级制程可能会导致漏电、噪声等问题。Chiplet模式下不同功能裸片，可自由选择性价比更高的制程方案，并通过先进封装来进行组装，相比传统SoC方案更具灵活性。Chiplet设计有利于提高良品率，解决晶体管微缩工艺接近极限和制造费用高企的问题。由于光掩模尺寸限制，传统复杂SoC已接近硅单芯片的物理极限，同时先进制程由缺陷密度带来的良率损失会增加，从而导致SoC芯片流片费用居高不下。根据WikiChip测算，缺陷密度一定时，小面积裸片良品率相对提升明显，证明Chiplet方案将大裸片切成小裸片是提升单个晶圆良率的有效途径。AMD于ISSCC2020重点展示的Gen2EPYC处理器采用Chiplet方案，使用14nm成熟制程的I/O模块节省固定成本，且相比SoC单芯片方案，内核数越大，芯片复杂程度越高，Chiplet方案成本优势越明显。相比传统SoC芯片，Chiplet方案进一步化繁就简，强化IP可复用性，有助于降低设计成本和产品开发周期。本质来说，Chiplet是一种硅片级别的IP复用，IP核小芯片化后等同于经过设计和制程优化后生产出的硬件化产品，避免SoC方案形成系统级芯片后的软硬件协同验证、后端设计、流片制造、封装测试等必要流程，有效减少设计、验证和生产环节的开发风险和成本。同时Chiplet模式下可对芯片的不同单元进行选择性迭代，迭代部分裸芯片后便可制作出下一代产品，大幅缩短产品上市周期。Chiplet方案在架构设计和封装技术环节上均已具备成熟的技术支撑，是在摩尔定律趋缓背景下的半导体工艺发展方向之一。1）AMD、Intel相继推出基于Chiplet方案的第四代高性能服务器CPU，代表主流厂商在大型系统级芯片的多层布局布线、裸片互联结构等复杂设计问题上实现突破。2）多芯片封装解决方案发展始于1980s，近年SIP、EMIB、3D-IC、异质集成等多芯片封装技术的相继突破，为Chiplet方案从技术构想走入现实奠定基础。行业复苏可期，有望开启新成长半导体产业具有强周期性特征，目前仍处于下行阶段。2020年线上经济崛起叠加经济刺激，催化消费电子爆发和汽车电子加速渗透，行业景气度逐步复苏。2022年受欧洲地缘风险升级、美国持续高通胀、全球疫情反复等外部因素影响，全球三大半导体市场需求持续低迷，2022半导体销售额增速逐季下滑。随疫情放开全球经济回暖，5G、数据中心、智能汽车等下游需求持续发展，2023年有望迎来触底反弹。据台积电预测，2023H1全球半导体供应链库存水位将回落至健康水平，2023H2市场有望实现复苏。下游厂商进入库存去化周期，封测行业订单有所下滑。封测作为半导体加工的下游环节，受下游半导体市场及终端消费市场需求波动影响，也存在较为明显的周期特性。繁荣阶段下游厂商提前备货导致库存高企，封测企业订单量持续下滑，行业设备稼动率整体处于低位。市场景气度下滑将驱动行业库存加速出清，伴随未来下游需求复苏，供需结构将逐步改善，封测环节有望充分受益。封测板块重点公司估值回落至历史地位，或已充分消化行业下行预期。以A股上市公司长电科技、通富科技、晶方科技为例，三家公司当前股价对应PE分别为14．9/40．0/35．3倍，历史分位为0．4%/1．4%/4．9%；当前股价对应PB分别为2．06/2．63/3．41，历史分位为15．3%/16．6%/11．8%，（数据再次核对）均处于历史低位，接近2018~2019年下行周期底部水平。随着经济复苏需求修复、行业景气度好转等，封测公司业务有望开启新一轮成长。Chiplet市场前景广阔Chiplet方案在架构设计上弹性高，有望成为HPC和IoT领域的优先解决方案。1）大数据、人工智能和物联网加持下，高性能计算、机器学习、自动驾驶等新兴应用加速高算力异构集成芯片需求增长。Chiplet系统作为超级异构系统，先进的集成技术在3D空间的扩展可以极大提高芯片规模，如新世代服务器CPU采用的高内核数架构，极大提升处理器极限性能。据Omdia预计，2024年计算领域将成为Chiplet的主要应用市场，收入占比达到92%。2）Chiplet可提供一种IoT芯片的组装化思路，在架构设计中更合理权衡功能和工艺，定制化组合产品有望解决IoT行业终端应用场景和技术需求碎片化的痛点。全球Chiplet市场增长势头强劲。根据Omdia测算，全球基于Chiplet方案的半导体器件市场规模将从2018年6．45亿美元攀升至2024年58亿美元，CAGR为44．20%。长期看，随着各垂直领域智能化趋势持续渗透，图形处理、安全引擎、人工智能（AI）整合、低功耗物联网控制器等各种异构应用处理器需求提升，2035年全球市场规模将进一步成长至570亿美元，2018-2035年CAGR为30．16%。目前支持Chiplet的先进封装方案按物理结构和电气连接方式主要可分为MCM（2D）、2．5D、3D封装等类型，其中2．5D/3D是当前先进封装的布局主线。MCM（MultiChipModule）是常见的2D集成应用，是将多个裸芯片高密度水平安装在同一多层基板上构成一个完整的部件。3D封装则将各芯片进行堆叠，在芯片制作电晶体（CMOS）结构，直接在芯片上打孔和布线电气连接上下层芯片，封装密度可得到大幅提升，但是技术门槛较高。2．5D封装则将多个芯片并列排在带有垂直互连通孔（TSV）、高密度金属布线（RDL）、微凸点（Bumps）的中介层上，实现裸片和基板之间的连接，相比2D封装基于硅中介层的封装技术提供更高的I/O密度和更低的传输延迟和功耗，同时优化3D封装芯片内TSV的高温和钻孔难度问题，具备较高性价比优势。Chiplet方案对封装工艺提出更高要求，将持续推动先进封装技术整合。Chiplet与SiP相似，都是进行不同元件间的整合与封装，而Chiplet的各裸芯片之间是彼此独立的，整合层次更高。Chiplet方案需要减少die-to-die互连时延同时保证信号传输质量，要求实现更高的芯片布线密度，进一步催化先进封装向高集成、高I/O密度的路线发展。目前主流集成电路封装按内部结构分为倒装封装（FlipChip）和晶圆级封装（WLCSP），实现封装互连密度提升主要有两种路径，即主流的倒装封装需要进一步优化键合与组装工艺，缩小凸点间距；或者进行多芯片系统级封装时采用晶圆级Fan-in和Fan-out结构设计，实现不同工艺的融合创新。国际IDM、Fab、OSAT巨头持续加强相关研发投资力度与产能布建，推出融合多种先进封装技术的系统级方案。目前全球先进封装Intel、TSMC、Samsung等国际巨头多家公司均创建起独立的Chiplet生态系统，其中Intel和台积电已突破超高布线密度的3D混合键合技术，在Chiplet先进封装市场处于领先地位。1）台积电先进封装布局具有市场前瞻性，推出的3DFabric平台，搭载前端3DSiliconStacking（SoIC）和后端CoWoS系列、InFO等先进封装技术，目前已形成相对成熟的各层级2．5D/3D封装解决方案，以满足高性能计算、移动运算、汽车电子、消费电子等多样化市场需求。2）Intel于2019年推出的Co-EMIB方案，融合2DEMIB封装和Foveros3D封装技术，利用高密度的互连技术，让芯片在水平和垂直方向上同时获得延展，实现高带宽、低功耗和相当有竞争力的I/O密度。Intel凭借混合键合技术（HybridBonding），芯片接口凸点密度未来有望缩减到10µm，凸点数量达到每平方毫米10000个。目前国内在先进制程技术上与国际厂商仍存在明显差距，Chiplet方案为国内芯片制造业提供弯道超车机会。国内芯片厂商可以通过采用Chiplet方案来弥补国内先进制程产业链落后的劣势，一定程度上通过先进封装来提升芯片性能。国内领先封测企业顺应趋势，在支持Chiplet方案的先进封装布局已初显成果。长电科技2023年1月宣布，公司XDFOIChiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，基于利用有机重布线堆叠中介层涵盖2D、2．5D、3DChiplet集成，同步实现国际客户4nm节点多芯片系统集成封装产品出货。通富微电与AMD密切合作，是AMD的重要封测代工厂，在Chiplet、WLP、SiP、Fanout、2．5D、3D堆叠等方面均有布局和储备，现已具备7nmChiplet先进封装技术大规模生产能力。Chiplet方案的广泛应用将推动对芯片测试需求增长。相比SoC封装，Chiplet架构芯片的制作需要多个裸芯片，单个裸芯片的失效则会导致整个芯片的失效，这要求封测公司进行更多数量的测试以减少失效芯片带来的损失，芯片测试业务有望受益。下游新兴应用蓬勃发展，注入长期成长动力未来新兴下游应用需求发展带动封测技术升级及规模增长。在大数据、人工智能和物联网的加持下，全球电子信息产业进入裂变式发展阶段，5G通讯终端、高性能计算（HPC）、智能汽车、数据中心等新兴应用正在加速半导体产业供应链的变革与发展，对封测工艺及产品性能提出了更高的要求。随着有更多功能、更高频率、更低功耗芯片需求的下游产业回暖，封测行业将迎来新一轮发展机遇。高性能计算持续增长，人工智能融合助力发展。后疫情时代，远程工作和在线学习模式成为常态，全球网络生成和通信的实时数据量呈指数级增长，对更高计算能力和更少延迟的需求大幅增加。更多的行业将需要芯片互联架构与高速网络，通过高速处理数据和执行复杂计算来解决性能密集型问题，HPC市场将持续扩张。据TrendForce预测，2021年-2027E全球HPC市场规模将从368亿美元增长至568亿美元，CAGR为7．5%。同时，预计到2025年，将有超过85%的企业采用云优先原则，超过95%的新数字工作负载将部署在云本地平台上。据Wind数据显示，2021-2023E，全球云计算市场规模预计从4，126亿美元涨至5，918亿美元，CAGR为19．76%。存储芯片应用广泛，市场规模持续增长。存储芯片在全球集成电路市场销售额中占比最高，2021年占比为30．9%。据WSTS预测，2023年全球存储芯片市场规模将达到1，675亿美元，2019-2023ECAGR为12．0%。目前，我国存储器国产化率较低，急需发展自主可控的存储器产业链，存储器国产化市场空间巨大。据WSTS预测，2023年国内存储芯片市场规模将达到6，492亿元，2019-2023ECAGR为5．6%。汽车电子化带动功率IC、控制芯片、传感器和电源管理芯片的需求增长。纯电动车电子器件成本占比高达65%，远高于燃油车的15%，受益于新能源汽车的蓬勃发展，预计汽车电子封装市场规模2024年将达到90亿美元，年复合增长率为10%。功率IC是电子装置中电能转换与电路控制的核心，广泛应用于工业控制、电力输配、新能源及变频家电等领域。据Omida预测，随着全球双碳经济持续发展，将带来更多绿色能源发电、绿色汽车、充电桩、储能等需求，预计2022年我国功率IC市场规模为191亿美元，同比增长4．4%。全球集成电路封测产业状况在半导体产业转移、人力资源成本优势、税收优惠等因素促进下，全球集成电路封测厂逐渐向亚太地区转移，目前亚太地区占全球集成电路封测市场80%以上的份额。根据市场调研机构Yole统计数据，全球集成电路封测市场长期保持平稳增长，从2011年的455亿美元增至2020年的594亿美元，年均复合增长率为3．01%。产业链转移释放红利，国内封测迎发展良机封测是集成电路产业的后序工艺，已发展成为独立子行业。集成电路产业链包括芯片设计、制造、封装和测试，随着半导体技术日益成熟，各个环节目前已分别发展成独立成熟的子行业。按照芯片产品的生产过程，集成电路设计是集成电路行业的上游，集成电路设计企业提供的产品方案，通过代工方式由晶圆代工厂商、封装厂商和测试厂商完成芯片的制造、封装和测试环节，将芯片成品作为元器件销售给电子设备制造厂商。根据中国半导体行业协会数据，2021年中国封测业占集成电路产业结构的26．4%。集成电路封装使用特定材料和技术工艺保护芯片性能。集成电路芯片对使用环境具有较高的要求，空气中的杂质、腐蚀性气体甚至水蒸气都会腐蚀集成电路芯片上的精密蚀刻电路，导致芯片性能下降或失效。封装环节使用特定工艺将集成电路芯片包裹起来，防止外部环境对芯片造成损害，并将芯片上的接点连接到封装外壳上，实现芯片内部功能的外部延伸。集成电路测试在集成电路产业链中起重要作用。集成电路产品开发是否成功、产品生产是否合格、产品应用是否优良均需要验证与测试。测试环节可以确保芯片良率、减少封装成本，测试数据可以用于指导芯片设计和封装环节的工艺改进。按测试内容分类，集成电路测试可分为参数测试和功能测试。半导体产业链正向中国大陆迁移，亚太地区封测新产能不断扩张。20世纪70年代半导体产业在美国形成规模，美国一直保持着全球半导体产业第一的地位，而后重心向日本迁移；20世纪90年代到21世纪初，半导体产业重心向中国台湾和韩国迁移。目前全球正经历半导体产业链重心转移至中国大陆的第三次迁移，为我国集成电路实现提供良好机遇。全球封测龙头厂商相继接力扩产，秉持生产基地秉承靠近客户原则，新建扩产项目主要集中在亚洲地区。大陆封测市场规模持续向上突破，已成为我国半导体领域的强势产业。随着我国集成电路国产化进程的加深、下游应用领域的蓬勃发展以及国内封测龙头企业工艺技术的不断进步，国内封测行业市场空间将进一步扩大。根据Frost&Sullivan数据，中国大陆封测市场2021-2025ECAGR约为7．50%，2025年市场规模有望达到3，551．90亿元，占全球封测市场约为75．61%。从封测全球格局看，目前中国台湾、中国大陆和美国占据主要市场份额，2021年前十大OSAT厂商中，中国台湾有五家，市占率为40．72%；中国大陆有三家，市占率为2