东北大学秦皇岛分校计算机组成原理课程设计

东北大学秦皇岛分校计算机与通信工程学院计算机组成原理课程设计指令设计及工作寄存器设计专业名称班级学号学生姓名指导教师设计时间

课程设计任务书专业：计算机与通信工程学院学号：学生姓名（签名）：设计题目：指令系统及工作寄存器设计1、设计实验条件综合楼808实验室硬件：PC机软件：XilinxISEModelSim编程语言：VHDL2、设计任务及要求指令：7、20、47、60号指令；工作寄存器W；二-十进制编码器；要求：•总线结构:单总线，数据总线位数8位、地址总线8位；•存储器:内存容量64K*8bit•控制器:用硬联线控制器实现26位微操作控制信号•运算器:单累加器，实现加、减等8种操作•外设：–输入：用开关输入二进制量–输出：7段数码管和LED显示•指令系统规模：64条指令，7种类型，5种寻址方式3、设计报告的内容（1）设计目的：融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识；学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点；培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。（2）设计主体：图1整机逻辑结构框图图2芯片引脚图3cpu逻辑结构框图【设计指令系统】设计的指令指令编号指令助记符机器码1机器码2指令功能7ADDA,EM000110MM将存储器MM的地址的值加入累加器A中20SUBCA,#II010011II从累加器A中减去立即数II,减进位47_INT_101110实验机占用，不可修改，进入中断时，实验机硬件产生_INT_指令60RETI111011中断返回表1指令类型、寻址方式第7条指令：ADDA,EM指令类型：算术运算指令寻址方式：寄存器寻址和直接寻址第20条指令：SUBCA,#II指令类型：逻辑运算指令寻址方式：存储器直接寻址第47条指令：_INT_指令类型：转移指令寻址方式：寄存器间接寻址第60条指令：RETI指令类型：转移指令寻址方式：寄存器直接寻址（2）控制信号1、XRD：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。2、EMWR：程序存储器EM写信号。3、EMRD：程序存储器EM读信号。4、PCOE：将程序计数器PC的值送到地址总线ABUS上(MAR)。5、EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。6、IREN：将程序存储器EM读出的数据打入指令寄存器IR。7、EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。8、ELP：PC打入允许，与指令寄存器IR3、IR2位结合，控制程序跳转。9、FSTC：进位置1，CY=110、FCLC：进位置0，CY=011、MAREN：将地址总线ABUS上的地址打入地址寄存器MAR。12、MAROE：将地址寄存器MAR的值送到地址总线ABUS上。13、OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。14、STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。15、RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。16、RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。17、CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。18、FEN：将标志位存入ALU内部的标志寄存器。19、WEN：将数据总线DBUS的值打入工作寄存器W中。20、AEN：将数据总线DBUS的值打入累加器A中。21-23:X2~X0：X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。24-26:S2~S0：S2、S1、S0三位组合决定ALU做何种运算。（3）指令执行流程：表2指令分解与微操作对应控制信号编号助记符功能机器码周期总数CT节拍数微操作控制信号1_FATCH_取指令000000XXT2PC→MARPCOE,MAREN010T1EM→WEMEN,EMRD,WENT0W→IRPC+1→PCIREN20SUBCA,#II从累加器A中减去间址存储器的值,带进位010011XXT5PC→MARPCOEMAREN101T4EM→DBUS→WPC+1→PCEMENEMRDWENT3A,W→ALU→FALU→AFENAEN7ADDA,EM将存储器EM地址的值加入累加器A中000110XXT7PC→MARPCOE,MARENT6EM→WPC+1→PCEMENEMRDWEN111T5W→MARMARENT4EM→WPC+1→PCEMENEMRDWENT3A+W→AS=001X=100AEN47_INT_产生中断101110XXT4PC→DBUS→STPCOE,X=011,STENPC,IA,ST,IRT3Z→PCPC,IA,ST,IR60RETI中断返回111011XXT3ST→PCST,DBUS,PC,IR流程图：1、第7条指令ADDA,EMPCOE,MARENT7PC→MARPCOE,MARENT7PC→MAREMENEMRDWENT6EM→WPC+1→EMENEMRDWENT6EM→WPC+1→PCW→MARMARENT5W→MARMARENT5EM→WPC+1→PCEMENEMRDWENEM→WPC+1→PCEMENEMRDWENT4S=001X=100AENT3A+W→S=001X=100AENT3A+W→A2、第20条指令SUBCA,#IIPCOEMARENEMENEMRDWENFENAENT3T5T4A,W→ALU→FALU→AEM→DBUS→WPC+1→PCPCPCOEMARENEMENEMRDWENFENAENT3T5T4A,W→ALU→FALU→AEM→DBUS→WPC+1→PCPC→MAR3、第47条指令PCOE,X=011,STENPC,IA,ST,IRPC,IA,ST,IRT4PCOE,X=011,STENPC,IA,ST,IRPC,IA,ST,IRT4PC→DBUS→STPC,IA,ST,IRT3ZPC,IA,ST,IRT3Z→PC4、第60条指令ST,DBUS,PC,IRT3ST→PCST,DBUS,PC,IRT3ST→PC【模型及实现（工作寄存器W）】（1）逻辑电路图形符号表示：图4工作寄存器的逻辑电路图图5工作寄存器的RTL逻辑电路图图5工作寄存器的FDC逻辑电路图（2）逻辑电路的功能：暂存和传送数据（3）仿真测试：图6波形分析图图7结果显示图结果分析：D为数据输入、R为数据输出、CLK为时序控制、EN为读写控制端、RST为复位端、R为数据输出。因此由于RST为1，虽然D端输入数据为：1111100010101011，输出端仍为0（从波形可以看出来），EN为0，表示写数据。（4）VDHLM描述如下：libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;----Uncommentthefollowinglibrarydeclarationifinstantiating----anyXilinxprimitivesinthiscode.--libraryUNISIM;--useUNISIM.VComponents.all;entityREGisPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC_VECTOR(15DOWNTO0); EN:INSTD_LOGIC; RST:INSTD_LOGIC;R:OUTSTD_LOGIC_VECTOR(15DOWNTO0));endREG;architectureBehavioralofREGisSIGNALQ1:STD_LOGIC_VECTOR(15DOWNTO0);--类似于在芯片内部定义一个数据的暂存节点beginPROCESS(CLK,Q1)BEGIN IF(RST='1')THEN Q1<="0000000000000000"; ELSEIF(CLK'EVENTANDCLK='1')THEN IF(EN='0')THEN Q1<=D; ELSE Q1<="XXXXXXXXXXXXXXXX";ENDIF; ENDIF; ENDIF;ENDPROCESS;R<=Q1;endBehavioral;【逻辑功能实现（二-十进制编码器）】（1）二-十进制功能表如下所示：

（2）逻辑电路设计

逻辑电路的图形符号表示、功能

：图8二-十进制编码器功能将输入数字信号变成相应输出二进制信号系统实现

LIBRARY

IEEE;

USE

IEEE.STD_LOGIC_1164.ALL;

USE

IEEE.STD_LOGIC_UNSIGNED.ALL;entitySY3isPort(d:inSTD_LOGIC_VECTOR(9downto0);clk:inSTD_LOGIC;e:inSTD_LOGIC;q:outSTD_LOGIC_VECTOR(3downto0));endSY3;architectureBehavioralofSY3isbeginp1:process(d)beginif(d(0)='0'ANDe='0')THENQ<="0000";ELSIF(d(1)='0'ANDe='0')THENQ<="0001";ELSIF(d(2)='0'ANDe='0')THENQ<="0010";ELSIF(d(3)='0'ANDe='0')THENQ<="0011";ELSIF(d(4)='0'ANDe='0')THENQ<="0100";ELSIF(d(5)='0'ANDe='0')THENQ<="0101";ELSIF(d(6)='0'ANDe='0')THENQ<="0110";ELSIF(d(7)='0'ANDe='0')THENQ<="0111";ELSIF(d(8)='0'ANDe='0')THENQ<="1000";ELSIF(d(9)='0'ANDe='0')THENQ<="1001";ELSIF(e='1')THENQ<="1111";ENDIF;ENDPROCESSP1;endBehavioral;（3）仿真测试仿真过程如下：（1）

在sources窗口处右击，加入新的源文件（2）创建波形仿真激励文件.tbw：选Test

Bench

Waveform，并输入文件名

（3）初始化时钟周期及相关参数→finish（4）右侧会出现

.tbw文件窗口，设置输入引脚的值，存盘（5）左侧sources窗口选择“behavioral

simulation”,下面processes窗口会自动出现"Modelsim

Simulator"

（6）双击其中的“Simulate

be