数模与模数转换器接口

关于数模与模数转换器接口第一页，共六十七页，编辑于2023年，星期一计算机输出的数字量有时需要转换为模拟量去控制某些执行元件（如声卡播放音乐等）。

A/D转换器完成模拟量→数定量的转换，

D/A转换器完成数字量→模拟量的转换。第二页，共六十七页，编辑于2023年，星期一10.1数/模（D/A）转换的接口方法

D/A转换器完成数字量→模拟量的转换，这在计算机和虚拟信号发生器中应用非常普遍。一、D/A转换器特性及连接

D/A转换器一般是根据自己的需要选择相应数据位宽度和速度的D/A转换芯片，在选择D/A转换器芯片时一般考虑如下指标：

第三页，共六十七页，编辑于2023年，星期一（1）分辨率：

指D/A转换器能转换的二进制的位数。位数多分辨率就高。（2）转换时间：

指数字量输入到完成转换、输出达到最终值并稳定为止所需的时间。一般电流型D/A转换器在几秒到几百微秒之内；而电压型D/A转换器转换较慢，取决于运算放大器的响应时间。第四页，共六十七页，编辑于2023年，星期一（3）精度：

指D/A转换器实际输出与理论值之间的误差，一般采用数字量的最低有效位作为衡量单位（如1/2LSB）。如D/A分辨率为20mV，则精度为±10mV.（4）线性度：当数字量变化时，D/A转换器输出的模拟量按比例变化的程度。2、D/A转换器的连接特性第五页，共六十七页，编辑于2023年，星期一DAC（数字模拟变换集成电路）是系统或设备中的一个功能器件，当将它接入系统时，不同的应用场合对其输入输出有不同的要求，一般考虑以下几方面：（1）输入缓冲能力：

DAC的输入缓冲能力是非常重要的，具有缓冲能力（数据寄存器）的DAC芯片可直接与CPU或系统总线相连，否则必须添加锁存器。第六页，共六十七页，编辑于2023年，星期一（2）输入码制：

DAC输入有二进制BCD码两种，对于单极性DAC可接收二进制和BCD码；双极性DAC接收偏移二进制或补码。（3）输出模拟量的类型：

DAC输出有电流型和电压型两种，用户可根据需要选择，也可进行电流→电压转换。（4）输出模拟量的极性：

DAC有单极性和双极性两种，如果要求输出有正负变化，则必须使用双极性DAC芯片。第七页，共六十七页，编辑于2023年，星期一二、D/A转换器与微处理器的接口方法1、接口任务

D/A转换器工作时，只要CPU把数据送入它的输入端，就开始转换，是一种无条件传送。DAC芯片与CPU或系统总路线连接时，可从数据总线宽度是否与DAC位数据匹配、DAC是否具有数据寄存器两个方面来虑，一般有下面几种情况：第八页，共六十七页，编辑于2023年，星期一（2）当DAC位数与数据总线宽度相同，DAC没有数据寄存器时，必须外加锁存器或I/O接口芯片（如8255A等）才能与CPU连接。当DAC位数大于数据总线宽度，DAC无论有无数据寄存器时，都必须外加锁存器或I/O接口芯片才能与CPU相连接。（1）当DAC位数与数据总线宽度相同，具有数据缓冲能力时，可直接与CPU连接。第九页，共六十七页，编辑于2023年，星期一2、接口电路结构形式1、中小规模逻辑芯片构成接口电路与CPU连接2、通用并行IO接口芯片与CPU连接3、GAL器件10.2D/A转换器接口电路设计1.片内无三态输入缓冲器的8位DA转换接口设计P260第十页，共六十七页，编辑于2023年，星期一2.片内有三态输入缓冲器的8位DA转换接口设计

DAC0832是一片典型的8位DAC芯片，其引脚和内部结构如图10-2所示。2019181716151413121112345678910VCCILEWR2XFERDI4DI5DI6DI7IOUT1IOUT2CSWR1AGNDDI3DI2DI1DI0VREFRFBDGND第十一页，共六十七页，编辑于2023年，星期一8位输入寄存器8位DAC寄存器8位D/A寄存器DI7~DI10ILELE1LE2CSWR1WR2XFERVREFIOUT2IOUT1RFBAGND(模拟地)图10-2DAC0832引脚及内部结构第十二页，共六十七页，编辑于2023年，星期一D7~D0IOWA9~A0AEN系统总线DI0~7WR1ILECSDAC0832译码器WR2XFERDGNDVerfRfbI01I02AGND+-AR+5VVout图10-3DAC0832单缓冲方式连接+5V200H第十三页，共六十七页，编辑于2023年，星期一DAC0832有三种工作方式：（1）双缓冲方式（2）单缓冲方式（3）直通方式注：在DAC实际连接中，要注意区分“模拟地”和“数字地”的连接，为了避免信号串扰，数字量部分只能连接到数字地，而模所量部分只能连接到模拟地。采用单缓冲方式连接如图10-3所示。利用DAC可实现任意波形（如锯齿波、三角波、正弦波等）的输出，如输出锯齿波、三角波的程序段如下：

第十四页，共六十七页，编辑于2023年，星期一2.12位DAC连接

由于微机的I/O指令一次只能输出8位数据，因此对于数据宽度大于8位DAC只能分两次输入数据，为此一般大于8位数据宽度的DAC内部均设计有两级数据缓冲，如12位DAC1210内部就有两级数据缓冲，内部结构如图10-4所示。第十五页，共六十七页，编辑于2023年，星期一8位输入锁存器4位输入锁存器12位DAC存储器12位相乘型D/A转换器LELELELSBMSBDI1115DI1016DI917DI818DI719DI620DI54DI45DI36DI27DI18DI09BYTE123/BYTE2CS1WR12WR121WR22210Vref14Iout213Iout111Rfb24Vcc3AGND24DGND图10-4DAC1210内部结构第十六页，共六十七页，编辑于2023年，星期一D7D6D5D4D3D2D1D0DI11DI10DI9DI8DI7DI6DI5DI4DI3DI2DI1DI0译码器Y0IOWAENABY1Y2系统总线WR1WR2BYTE1/BYTE2XFERCSVccAGND-+A1-+A2Rfb+-A310110222k-12V+12VW110k10kVoutW222k-12VVrefDGND+5V+12V2DW7C470200W31K1004.7uF图10-5DAC121与CPU连接第十七页，共六十七页，编辑于2023年，星期一ADC0832RFBD7~D0IOUT1IOUT2D7~D0D7~D0XFERCSAGNDVccDGNDWR1WR2ILFVREF200~20FHCSA0IOW+5V+12V10K-12V200PAOUT+12V10K1K1MLF351图10-6DAC0832电路第十八页，共六十七页，编辑于2023年，星期一2.A/D转换器

用DAC来构成ADC的应用情况较少，图10-7所示为DAC构成ADC的一种应用方法。LM710+-4.7K-12VRfbI01I02AGNDDI7~DI0VccVrefDGNDDAC0832++5V8255APC0PA7~PA7CS200H~207HDB7~DB0图5-7DAC构成ADC原理图+12V+5V4.7K第十九页，共六十七页，编辑于2023年，星期一10.2A/D转换接口

在数据采集和过程控制中，被采集对象往往是连续变化的物理量（如温度、压力。声波等），由于计算机只能处理离散的数字量，需要对连续变化的物理转换为数字量,这一操作过程就是A/D转换。一、A/D转换原理

A/D转换的原理很多,常见的有双积分式、逐次逼近式、计数式等，输出码制有二进制、BCD码等，输出数据宽度有8位、12位、16位、20位等（二进制）和位、位于（BCD码）。作过程就是A/D转换。第二十页，共六十七页，编辑于2023年，星期一1.双积分型A/D转换器

双积分型A/D转换器是将输入电压变换成与平均值成正比的时间间隔，然后利用计数器测量时间间隔，如图10-8所示。

±Vin+VR-VR+-+-控制逻辑计数器/锁存器译码器/显示器时钟发生器K4K1K2K3COMPoutC积分器比较器R图10-8双积分型A/D转换器框图第二十一页，共六十七页，编辑于2023年，星期一

双积分型A/D转换器完成一次模一数转换需要三个阶段：积分（采样：K1导通）、反积分（比较：K3导通）和结束阶段（K4导通）。双积器对正极性电压输出波形如图10-9所示。t1t2t3t4t1t2t3t4T1T2T3V2V10-V1+V2图10-9双积分型A/D转换器输出波形第二十二页，共六十七页，编辑于2023年，星期一

通过输出波形可求出：Vin=VR/Nm×NX,式中：VR参考电压，Nm参考电压计数值，NX输入电压计数值。可见，双积分型A/D转换器输出与时间常数RC无关，消除了斜坡电压的各种误差，由于经过两次积分可消除干扰对转换结果的影响。2.逐次逼近式A/D转换器逐次逼近式A/D转换器原理如图10-10所示，当转换器接收到启动信号后，逐次逼近寄存器清0，通过内部D/A转换器输出使输出电压V0为0，启动信号结束后开始A/D转换。第二十三页，共六十七页，编辑于2023年，星期一8位D/A转换器逐次逼近寄存器缓冲寄存器控制电路D7~D0CLK启动信号转换结束比较器：Vi＞V0输出为“1”Vi≤V0输出为“0”Vi输出模拟电压V0+-图10-10逐次逼近式A/D转换器二、A/D转换器特性

A/D转换器的功能是把模拟量转换为数字量，其主要参数：第二十四页，共六十七页，编辑于2023年，星期一（1）分辨率：指A/D转换器可转换成数字量的最小电压（量化阶梯），如8为ADC满量程为5V,则分辨率为5000mV/256=20mV，也就是说当模拟电压小于20mV，ADC就不能转换了，所以分辨率一般表示式为：分辨率=Vref/2位数（单极性）或分辨率=（V+ref-V-ref)/2位数（双极性）（2）转换时间：指从输入启动转换信号到转换结束，得到稳定的数字量输出的时间。一般转换速度越好（特别是动态信号采集），常见有超高速（转换时间<1ns）、高速（转换时间<1µs）、中速（转换时间<1ms）和低速（转换时间<1s)等。

第二十五页，共六十七页，编辑于2023年，星期一如果采集对象是动态连续信号，要求f采≥2f信，也就是说必须在信号的一个周期内采集2个以上的数据，才能保证信号形态被还原（避免出殃“假频”），这就是“最小采样”原理。若f信=20kHz，则f采≥40kHz，其转换时间要求≤25µs.（3）量化精度：指A/D转换器实际输出与理论值之间的误差，一般采用数字量的最低有效位作为衡量单位（如±1/2LSB）。（4）线性度：当模拟量变化时，A/D转换器输出的数字量按比例变化的程度。第二十六页，共六十七页，编辑于2023年，星期一三、A/D转换电路1.接口形式（1）与CPU直接相连：当ADC芯片内部带有数据输出锁存器和三态门时（如AD574、ADC0809等），它们的数据输出可直接与CPU或数据总线相连。（2）用三态门与CPU相连：对于内部不带数据输出锁存器的ADC芯片（如ADC1210、AD570等），需外接三态锁存器后才能与CPU或系统总线相连。（3）通过I/O接口芯片与CPU相连：无论ADC内部有无数据锁存器，都可以通过I/O接口芯片（并行或串行）与CPU或系统总线相连的，这样可简化接口电路。第二十七页，共六十七页，编辑于2023年，星期一（4）DMA传送数据：当ADC采样速率很高（fs>1MHz），一般数据传送方式不能达到数据传送要求，导致数据丢失。2.ADC连接实例（1）8位ADC连接与编程

ADC0809是逐次逼近式的8位ADC芯片，引脚和内部结构图10-11（a)(b)所示。2827262524232221201912345678910IN2IN1IN0ADDAADDBADDCALED7D6D5IN3IN4IN5IN6IN7STARTEOCD3OECLK1112131418171615D4D0VREF-D2VCCVREF+GNDD1ADC0809(a)第二十八页，共六十七页，编辑于2023年，星期一8路模拟开关地址锁存译码电子开关逐次逼近寄存器控制与时序解码网络STARTCLK三态门VCCGNDVREF(+)VREF(-)OEEOCIN0IN7ADDCADDBADDAALE··图10-11ADC0809引脚与内部结构第二十九页，共六十七页，编辑于2023年，星期一START是ADC0809的A/D转换启动信号，高电平时内部逐次逼近寄存器清0，由1→0变化时开始A/D转换，信号宽度>100ns.CLK为时钟信号，最大为600KHz.ADC0809设图10-12所示电路的CS=220～227H，采用中断方式的采集程序如下：IN0IN1IN2IN3IN4IN5IN6IN7Q0Q1Q2Q31ACLKOEStartALEA0A1A2IRQ2EOC+5V+5V8MHzIORIOW220H~227H图10-12ADC0809典型连接第三十页，共六十七页，编辑于2023年，星期一(2)12位ADC连接与编程

ADC574A是具有三态输出锁存器的12位逐次比较ADC芯片，转换速度快（25us）,是目前国内使用最广泛的ADC芯片之一。

ADC574A可并行输出12位数据，也可以分两次输出（先高8位，后低4位）数据；既可进行8位转换，也可进行12位A/D转换。

ADC574的引脚定义和控制信号工作时序如图10-13所示。第三十一页，共六十七页，编辑于2023年，星期一2827262524232221201912345678910STSDB11DB10DB9DB8DB7DB6DB5DB4DB3+5V12/8CSA0R/CCE+15VREFOUTAGNDREFIN1112131418171615DB2DB1DB0DGND-15VBIP10VIN20VINADC574ACSCER/CA0STSDB7~DB0图5-13AD574A引脚定义和工作时序第三十二页，共六十七页，编辑于2023年，星期一

设图10-14所示电路中译码器对A9～A1进行译码，Y0=210H、D7~D0译码器PC总线AENA9~A0IOWIORADC574ADB11~DB4DB3~DB0STSCSA0R/CCE12/8VccVee10Vin20VinREFinREFoutBIPOFFDCACVin+15V-15V图10-14AD574通过并行接口芯片与系统总线相连D3~D0第三十三页，共六十七页，编辑于2023年，星期一四、数据采集系统设计

该数据采集接口板可对16路模拟信号进行采集，

A/D变换精度为5V/212=1.2mV，接口板具有数据保持电路，可对变化的模拟信号进行实时采集。1.多路转换开关

16路模拟信通过多路转换开关芯片AD7506进行切换，AD7506是一个16→1的模式电子开关，用于切换16个被测模拟信号输入端，使16路模式信号的采集共享一片ADC转换器。第三十四页，共六十七页，编辑于2023年，星期一2.采样/保持器接口板的采样/保持器采用AD582芯片，采样/保持状态的控制由差分逻辑输入端+LogicIN和-Logicin完成，模拟信号的输入通过IN+和IN-端输入。3.ADC与DAC转换器接口板的A/D转换采用ADC574芯片，DAC采用DAC1210芯片，这两个芯片均是12位的ADC和DAC转换芯片，可保证A/D的信号通过D/A转换器进行完全的回放。第三十五页，共六十七页，编辑于2023年，星期一4.地址译码器接口板的地址译码器采用3片74LS136异或门芯片和一片74LS138译码器芯片构成，接口板采用跳线K对I/O地址进行设置和改变。5.工作原理及程序控制该接口板的主要操作有通道选择命令、启动ADC转换命令、查询ADC转换是否结束、读取ADC转换数据等A/D转换器方面的命令，以及发送DAC转换数据、启动DAC转换器等。第三十六页，共六十七页，编辑于2023年，星期一虚拟仪器软件GPIB接口ADC接口DAC接口VXI接口LAN接口虚拟仪器物理硬件图10-15虚拟仪器构成五、虚拟仪器技术1.虚拟仪器基本结构虚拟仪器由仪器物理硬件、硬件接口和计算机上运行的虚拟器软件三部分构成，如图10-15所示。第三十七页，共六十七页，编辑于2023年，星期一2.虚拟仪器主要技术传统仪器由信号采集和控制、信号分析和处理、结果表达和输出三部分组成，虚拟仪器也不例外，它需要能实现信号采集和控制的插卡、接口等硬件支持，同时还需要能实现各种信号分析、处理，以满足多种测试功能的分析的支持。3.虚拟仪器软件虚拟仪器的软件主要由硬件驱动程序、控制软件和图形化用户接口等三部分组成。4.虚拟仪器应用目前，虚拟仪器的应用越来越广，在基于计算机的测试、测量、数据采集、监控、控制等方面占有重要的地位。第三十八页，共六十七页，编辑于2023年，星期一

10.4A/D转换器接口电路设计-----查询方式一、12位A/D转换器接口设计1、要求进行12位转换，转换结果分两次输出，以左对齐方式存放在首址为400H的内存区。共采集64个数据。ADC与CPU之间采用查询方式交换数据，采用AD574A作为A/D转换器。2、分析

AD574A是具有三态输出锁存器的A/D转换器，它可以作12位转换，也可作8位转换。3、设计

第三十九页，共六十七页，编辑于2023年，星期一扩展槽D0~D7PCAENAO~9IOWIORDB4~11DB0~3STSAD574ACS-A0R/CCE12/8VccVee10VIN20VINREFINREFOUTBIPOFFDGAGD774LS125译码A0&&Y1Y0Y2+15V-15V图10.10AD574与CPU连接原理图（1）硬件连接第四十页，共六十七页，编辑于2023年，星期一AD574内部有三态输出锁存器，故数据输出线可直接与系统数据线相连，将AD574A的12条输出数据线的高8位接到系统总线的D0～D7，而把低4位接到数据总线的高4位，低4位补0，以实现左对齐。转换结束状态信号STS，通过三态门74LS125接到数据线D7上。要求分两次传送，故将12/8接数字地。CE接VCC,允许工作。第四十一页，共六十七页，编辑于2023年，星期一例如：转换启动端口设置为312H，其中包含A0=0，以实现12位转换。读数据端口设置了两个，一个是12H，包含A0=0，读高字节；一个是311H，包含A0=1，读低字节。图中I/O端口地址译码有三个端口地址：

Y0=310，为状态口；Y1=311H，为数据口（低4位）；

Y2=312上，为转换启动控制口/数据口（高8位）。第四十二页，共六十七页，编辑于2023年，星期一（2）软件编程根据题目的要求和信号的时序关系，其数据采集的程序段如下： MOVCX，40H；采集次数

MOVSI，400H；存放数据内存首址START：MOVDX，312H；12位转换（A0=0）

MOVAL，0H；写入的数据可以取任意值

OUTDX，AL；转换启动（CS，及R/C均置0，

CE置1）

MOVDX，310H；读状态，Y0=0，打开三态门

L：INAL，DXANDAL，80H；检查D7=STS=0？

JNZL；不为0，转换已结束，则等待

MOVDX，311H；为0，转换已结束，先读低4位 （A0=1）第四十三页，共六十七页，编辑于2023年，星期一INAL，DXANDAL，0F0H；屏蔽低4位

MOV[SI]，AL；送内存

INCSI；内存地址加1MOVDX，312H；再读高8位（A0=0）

INAL，DX MOV[SI]，AL；送内存

INCSI；内存地址+1 DECCX；采集次数减1 JNZSTART；未完，继续

MOVAX，4C00H；已完，程序退出

INT21H第四十四页，共六十七页，编辑于2023年，星期一

10.5A/D转换器接口电路设计----中断方式一、单板机系统的中断方式数据采集系统设计1、要求2、电路分析与设计

1、硬件ADC0804,DAC0832,8259中断控制器;

（P276,图10.15）

2、程序设计(P277)第四十五页，共六十七页，编辑于2023年，星期一D0D7D8D11D0-D7D0-D3D0D3D4D11D0-D7D7-D4第四十六页，共六十七页，编辑于2023年，星期一

10.6A/D转换器接口电路设计----DMA方式一、采用DMA方式的A/D转换器接口电路分析与设计1、要求要求8位A/D转换器，共采集4K个字节数据，采集的数据用DMA方式，送到从30400H开始的内存保存，以待处理，内存地址以+1方式修改。使用DMAC8237A-5的通道1，单一传送方式。2、电路分析与设计根据上述要求，采用如图10.22所示的电路可以实现DMA方式的数据采集任务。第四十七页，共六十七页，编辑于2023年，星期一CDU1QRA/DEOCSTARTINS/HAQPRRU2&1RDD0~7DACK1RESET≥1IORDIRABLS245GD0~7LS32LS08DREQ1Vcc至CMAC图10.22DMA方式的A/D接口原理图第四十八页，共六十七页，编辑于2023年，星期一二、初始化编程1、分析在PC机系列微机中，由于BIOS已对8237A-5进行了初始化，故用户程序并不需要对所有16个寄存器逐一编程，根据题意只涉及以下几个操作及对应的寄存器。①选定传送通道及工作方式，使用工作方式及对应的寄存器。②设置DMA屏蔽字，使用屏蔽寄存器，端口=0BH。

第四十九页，共六十七页，编辑于2023年，星期一③设定传输的总字节数，使用字节数寄存器，端口=03H（通道1）。④设定传送的存储器地址，使用地址寄存器，端口=02H（通道1）。⑤写清除先/后触发器，使用地址寄存器，端口=0CH。

2、编程第五十页，共六十七页，编辑于2023年，星期一10.7超高速数据采集系统一、超高速视频闪烁A/D转换器

近年来VISI技术的突破性成就使得采用全并行直接转换方式的闪烁型ADC能达到较高分辨率，一般为4~10位，其采样速率高达1～800MSA/s。如模拟器件公司生产的AD9048，采样速率可达35MSA/s，分辨率为8位。1、AD9048闪烁A/D转换器原理一种典型的闪烁A/D转换器的原理框图如图10.23所示。第五十一页，共六十七页，编辑于2023年，星期一+VREF

模拟量输入+-+-+-+-+-解码逻辑输出寄存器2N-1R比较器RRRR-VREF采样时钟NN……

图10.23N位闪烁ADC内部框图第五十二页，共六十七页，编辑于2023年，星期一

在闪烁ADC中，模拟输入信号被同时加在2N-1个可锁存的比较器上，这里N为ADC的分辨率位数。

AD9048内部主要由3个功能块构成：比较器阵列、解码逻辑和输出锁存器。在比较器阵列内，模拟输入信号将与255个参电压进行比较，当模拟输入信号电压比参考电压高，比较器的输出为高（1），反之输出为低（0）。输入到解码逻辑中并被换成二进制码，第五十三页，共六十七页，编辑于2023年，星期一二、一个30MHz采样频率的数据采集系统的设计1、在板存储器方式虽然8237A-5DMAC能够为存储器和I/O之间提供高达1.5MB/s的数据传输率，但对采用AD9048可达35MSA/s的数据采集系统还是不能满足实时传送的要求。为此，一般采用在板存储器（on-boardRAM）方式传送数据。第五十四页，共六十七页，编辑于2023年，星期一地址计数器高速缓存器D0~D7（至PC内存）闪烁ADC控制电路A(模拟量输入）CLK(转换时钟）

图10.25在板存储器的结构框图第五十五页，共六十七页，编辑于2023年，星期一2.硬件设计图10.26为一个30MHz超高速数据采集系统的接口电路原理图，其中包括了闪烁A/D转换器AD9048，高速RAM，地址计数器和相应的控制逻辑。（1）数据采集和在板存储操作（2）数据读取操作3.软件编程设在板RAM的容量为8KB，要求将采集的数据存入内存从32000H开始的连续空间内，其程序段如下：；写端口定义

RESET-ADDRESSEQU？；地址计数器清零端口

STARTEQU？；启动转换端口第五十六页，共六十七页，编辑于2023年，星期一ADCVINAD9048D1~8CONVERTA高速缓冲器RAMWECEA74LS244（2）YIG2GA74LS244（2）YIG2G至PCD0~D7OSC≥174LS32&A0~19CP

地址计数器

TCPERD-DATA1RESET-ADDRESSDQPDRDENABLE74LS7474LS74STARTD0START第五十七页，共六十七页，编辑于2023年，星期一；读端口定义STATEEQU？；状态端口RD-DATAEQU？；读数据端口SAMPLESIZEEQUIFFFH；采样次数为8KDATACONVERIONPROCMOVDX，RESET-ADDRESS；对RESET-ADDRESS端口 作一次写作操OUTDX，AL；使地址计数器清零MOVDX，STATE；对START端口进行一次写作， 启动AD转换OUTDX，ALMOVDX，STATE；读状态口检测转换是否完毕第五十八页，共六十七页，编辑于2023年，星期一RE-TEST：INAL，DXANDAL，01；D0=1？JZRE-TEST；未转换完毕，继续转换

MOVES，3000H；内存区首址的段地址MOVDI，2000H；