基于FPGA的预测控制器设计毕业设计

基于FPGA的预测控制器设计基于FPGA的预测控制器设计 I基于FPGA的预测控制器设计摘要预测控制是随着自适应控制的研究而发展起来的一种先进的计算机控制算法，FPGA具有很强的并行运算能力，运行速度快，采用FPGA阵列处理器实现预测控制系统，能大幅提高预测控制的在线优化速度。本文在Xilinx公司的集成开发环境ISE9.1i中，采用硬件描述语言HDL编程，调用IP核等输入方式，完成了预测控制改进算法的PPGA设计与实现。论文首先介绍了广义预测控制算法以及改进的算法，由于算法主要涉及矩阵相关的运算需要进行大量的数据计算和处理，为了减少数据计算的复杂性，从实现算法的控制器的硬件结构上改进，因此采用FPGA阵列处理器实现预测控制系统。针对基于FPGA硬件实现的特点介绍了求解预测控制中逆矩阵的递推算法，设计出了预测控制的处理器阵列结构.在设计中采用层次化，模块化的思想，将整个算法划分成多个功能模块，画出了各模块的流程图。包括系统的总体结构设计，基本的处理器单元的设计，递推求逆算法的处理器阵列设计，输出预测的处理器阵列设计，控制增量的计算，参数辨识等。最后用Modelsim仿真软件对各模块进行了仿真，给出了仿真结果。设计中的各模块均采用HDL通用硬件描述语言进行描述，对仿真结果进行了分析表明:采用FPGA阵列处理器实现预测控制系统，能大幅提高预测控制的在线优化速度，减小控制器面积，扩大预测控制的应用领域.关键词:预测控制算法;FPGA;处理器阵列;矩阵求逆;并行运算DesignofpredictivecontrollerbasedonFPGAAbstractWiththedevelopmentofadaptivecontrol,predictivecontrolisproposed.Predictivecontrolalgorithmisanadvancedcomputercontrolalgorithm,andbaseparametermodelwithoutstrictrequirementstoprocessmodel.FPGAsystemhasstrparallelcomputingcapabilityandhigherspeedincalculatSoin-lineoptimizationons.speedisraised.Inthethesis,basedonXilinxintegrateddevelopingenvironmentISE9.1i,usinghardwaredescriptionlanguageastheprogramminglanguage,IPcoreastheinput,aimprovedpredictive-controlalgorithmisdesignedandimplementedusingFPGA.Generalpredictive-controlalgorithmanditsimprovedformatareintroduced.Thealgorithminvolveswithmanymatrixcalculation,soalotofdatacomputingandprocessingisneeded.Atthesametimeimprovementfromcontrollerandhardwarestructureisobtained.FPGAarrayprocessorisusedtoimplementpredictive-controlsystem.DuetotheFPGAhardwareimplement,recurrentmethodforMatrixinversioninthepredictive-controlisbrieflydiscussed.Predictive-controlprocessorarraystdesigned.Inthedesign,adoptinghierarchyandmodulemethod,theentirealgoritdividedintofunctionmodules,flowsoffunctionmoduleshavebeendrawed.Suchasoverallsystemstructuredesign,basicprocessordesign,recurringmatrixinversionprocessorarraydesign,outputpredictionprocessorarraydesign,controlincrementcalculation,parameteridentification,andsoon.EveryfunctionalmoduleissimusingsoftwareModelsim.Thesimulationresultisgiven.HDLdescriptionlanguageisappliedinthemodelsofdesign.Analyzestheresofsimulationandreceivessomeusefulconclusions.Soin-lineoptimizationspeedisraisedandthesizeandcostisreduced,theapplicationfieldisgreatlyexpandedKeywords:Predictive-controlalgorithm;FPGA;Processorarrays;Matrixinversion;Parallelalgorithm目录摘要IABSTRACT第1章绪论11.1研究现状概述11.2预测控制的发展和应用21.3预测控制在新应用中面临的问题41.4FPGA实现预测控制器的优势41.5主要内容6第2章基础知识6TOC\o"1-2"\h\z\u\h2.1FPGA技术 7\h2.1.1FPGA结构 7\h2.1.2FPGA特点 9\h2.2SOPC技术 10\h2.3NiosII嵌入式软核处理器 \h2.4FPGA/SOPC开发工具 12\h2.5FPGA/SOPC开发流程 13第3章广义预测控制算法153.1预测控制的特点163.1.1预测模型163.2改进的广义预测控制算法173.2.1预测模型183.2.2最小方差预报器183.2.3预测输出193.2.4参考轨迹193.3矩阵分解193.4递推求逆20第4章预测控制FPGA实现的基本单元介绍224.1乘法加法器：224.2移位寄存器：234.3A/D转换模块：244.4D/A转换模块：25第5章预测控制器设计方案275.1NiosII处理器内核285.2JTAGUARTIP核305.3timerIP核305.4UARTIP核315.5SPIIP核315.6avalon-MMTristate总线桥IP核315.6.1UART串口通信345.7系统集成及调试35第6章总结36参考文献36致谢38第1章绪论预测控制又称为模型预测控制，它是70年代后期在工业过程控制领域中产生的一类新型计算机控制算法。它的问世，一方面是受到了计算机技术发展的推动，另一方面也来自复杂工业控制实践向高层优化控制提出的挑战。由于它采用多步预测，滚动优化和反馈校正等控制策略，因而控制效果好，鲁棒性强，适用于对不易建立精确数学模型且比较复杂的工业生产过程进行控制，因此它一出现就受到国内外工程界和控制界的重视，在现代工业控制中得到了广泛的应用。近年来，模型预测控制的应用逐渐跨越工业控制，而延伸到航空、机电、网络、交通等众多领域。1.1研究现状概述北京时间2010年12月30日消息，美英两国科学家联合开发了一款运算速度超快的电脑芯片，使当前台式机的运算能力提升20倍。当前的个人电脑使用双核、4核、16核处理器来执行各项任务。如今，美英研究人员开发的中央处理器(CPU)将1000个内核有效集成于一个芯片上。这项突破或将在今后几年开启一个超高速运算的新时代，使家庭用户不再对运行缓慢的电脑系统感到沮丧。虽然速度更快，但由于新型“超级”电脑的能耗远低于当前电脑，所以更加环保。研究人员采用了一种名为“现场可编程门阵列”(以下简称“FPGA”)的芯片，使得微晶片就像都含有数百万个晶体管一样，而晶体管则是任何电路的基本组成部分。不过，FPGA芯片可由用户安装到特定电路，它们的功能不是在出厂时就设定好的。这样一来，用户可以将晶体管划分成一个个“小群体”，要求每个“小群体”完成不同的任务。通过在FPGA芯片内创建逾1000个微电路，研究人员便将这个芯片变成了1000个内核的处理器——每个内核都可以遵照自己的指令工作。在测试中，FPGA芯片每秒能处理5GB的数据，处理速度大概相当于当前台式机的20倍。这项研究由英国格拉斯哥大学的韦姆·范德堡韦德(WimVanderBauWheDe)博士和美国马萨诸塞大学卢维尔分校的同行共同实施。范德堡韦德说：“FPGA芯片没有应用于标准电脑上，原因是对FPGA芯片编程相当困难。FPGA芯片的处理能力强大，由于速度更快，能耗相当低，是我们更为环保的选择。”虽然当前市场上销售的电脑大多数内核超过一个，可以同时实施不同任务，但传统多核处理器只能共用一个存储源，这降低了运算速度。范德堡韦德的研究团队给每个内核分配一定量的专用存储空间，从而加快了处理器的运算速度。一名用户坐在运算速度很慢的台式机前面，看上去一筹莫展。在测试中，FPGA芯片每秒能处理5GB的数据，处理速度大概相当于当前台式机的20倍范德堡韦德博士说：“这只是初期概念验证研究，我们试图展示对FPGA编程的便捷方式，令其超高速处理的潜力可以更为广泛地应用于未来的运算器和电子设备上。虽然现有许多技术充分使用FPGA芯片，如等离子电视、液晶电视和电脑网络路由器，但它们在标准台式机上的应用却十分有限。”“但是，我们看到，包括英特尔和ARM在内的一些厂商已经宣布将开发集成传统CPU与FPGA芯片的微晶片。我认为此类处理器会得到更广泛的应用，有助于在今后几年进一步提升电脑运算速度。”范德堡韦德希望在2011年3月应用重构运算国际研讨会上详细介绍他的研究发现。1.2预测控制的发展和应用以状态空间法为基础的现代控制理论自创立以来，已得到了迅速发展，特别是在航天、航空领域取得了令人瞩目的成就，并且对自动控制技术的发展起到了积极的推动作用。但随着科学技术的不断进步和工业生产的迅速发展，对大型、复杂和不确定性系统实行自动控制的要求不断提高，使得现代控制理论的局限性日益明显。主要反映在以下几个方面：（1）现代控制理论过份依赖于被控对象的精确数学模型，而在现实工业过程中，往往很难建立精确的数学模型，即使一些被控对象能够建立起数学模型，但因其结构十分复杂而难于设计和实现有效的控制；传统的最优控制通过全局优化以实现反馈控制的计算，但是在工业现场中可能存在上千个控制变量，这样导致最优控制的计算规模很大，以至于无法实现；工业实践中往往具有很多干扰因素，很难得出确定性模型；工业中往往需要实时控制，有时并不需要全局的优化控制，需要当前局部的控制决策。因此，很多学者开始打破传统控制思想和体系框架的束缚，试图面向工业过程的具体特点，寻找对模型要求低、在线计算方便、综合效果好的控制算法。正是在这种背景下，Richalet等人于20世纪70年代末提出了预测控制。预测控制正是在工业实践过程中逐步发展起来的一种新型的计算机控制算法。它利用过去和现在的输入输出状态，根据内部模型，预测系统未来的输出状态，具有模型预测、滚动优化、反馈校正等特点，其突出优势在于：由于采用了有限优化窗口，使得优化计算量大大减小；同时采用滚动策略，在局部优化的基础上实现了全局的优化；利用反馈校正，解决了系统干扰等不确定问题。正是由于预测控制具有上述的特点及优势，使其特别适用于控制无法建立精确数字模型的复杂的现代工业生产过程，所以它一出现就受到国内外工程界的重视，并在复杂工业过程中得到成功应用，显示出强大的生命力，它的应用领域也已扩展到诸如化工、石油、电力、冶金、机械、国防、轻工等各工业部门。预测控制已成为在工业领域中应用的主要先进控制策略，给企业带来巨大的效益。作为先进控制和过程控制的典型代表，它的出现对复杂工业过程控制产生了深刻影响，是一类很有发展前途的新型计算机控制算法。1.3预测控制在新应用中面临的问题近年来，一些非工业过程领域，如航空、航海、汽车电子控制等对控制算法的要求越来越高，一些先进的控制算法逐渐得到应用。由于预测控制具有在不确定环境下进行优化控制的共性机理，使其应用也逐渐跨越工业过程，延伸到航空、机电、环境、网络、交通等众多领域，已成功应用于航海、航空、道路运输以及一些微型设备中。新的应用领域对控制器提出了新的要求，如高实时性、微型化、高可靠性和低成本等。这也是预测控制在新应用中面临的迫切问题。目前预测控制主要面临的一大挑战是其复杂的优化运算使其无法满足高实时性要求。由于预测控制的优化过程是在有限的采样时间间隔内反复在线计算求解优化问题，这就需要准确快速的优化算法，在每个时间间隔内快速准确地求出最优解。因此，如何在有限的采样间隔内快速找到最优解，是预测控制算法最困难的环节。特别是在快速系统中，由于预测算法优化过程中有多维搜索的复杂性，使整个算法的快速性受到限制。传统的基于工控机的预测控制算法实现方案显然无法满足高实时性、微型化、高可靠性和低成本的要求。因此，为满足新的应用领域的要求，需要寻求新的方法加快预测控制算法的在线求解速度，提高其控制器的实时性。1.4FPGA实现预测控制器的优势作为专用集成电路领域中的一种新型的半定制电路，FPGA的出现，既解决了专用定制电路（ASIC）的不足，又克服了原有可编程器件门电路数有限、无法实现复杂功能的缺点。最近十年，FPGA已被成功应用于很多领域，如通信、数据处理、仪器、工业控制、军事和航空航天等。对于基于FPGA硬件实现预测控制器，可以采用两种方案：一是整个预测控制器都由FPGA芯片实现，编写实现预测控制算法的HDL代码。这种方法的优点是系统结构比较简单，运算速度快，实时性高。然而由于采用FPGA芯片实现控制器的所有功能，开发周期长，开发的难度大。二是基于NiosII软核处理器的SOPC方案，这种方案中，FPGA中嵌入了一个软核处理器——NiosII嵌入式处理器。此方案利用NiosII处理器来实现MPC算法，整个算法的C/C++程序运行在NiosII处理器上。NiosII处理器是可定制的，并且可以通过自定制指令和硬件加速器来提高算法的运算速度，提升系统性能。这种方案实现的系统具有很高的性能，而且开发周期短，开发难度相对较小。这是本文采用的方案。利用FPGA实现预测控制器可以解决以下一些问题：高性能及高实时性：由于FPGA芯片内部是通过上百万门逻辑单元完成硬件实现，并且具有很强的并行处理能力，它的运算速度比基于传统的单片机和其他通用的嵌入式处理器的软件实现方案要快，具有很高的性能。因此，采用FPGA芯片实现MPC算法，就能使其在线求解速度得到提高，提高其控制器的实时性。高集成性及控制器微型化：FPGA芯片采用芯片级封装（CSP），其芯片的体积已经缩小到mm级。而采用SOPC（SystemOnProgrammableChip，SOPC）技术，可以在一片FPGA芯片上实现整个预测控制器，从而使预测控制器的体积大大缩小，可以实现控制器的微型化，这样会使控制器的可植入性得到很大提高。高可靠性及低成本：FPGA芯片在出厂之前都做过100%的严格测试，不需要设计人员承担投片风险的费用。而且FPGA在军事及航空航天领域的广泛应用证实了其高可靠性。同时，随着半导体技术的发展，FPGA的成本一直在不断降低，完全可以满足系统对低成本的要求。高灵活性及低功耗：FPGA的现场可编程性，使用户可以反复地编程、擦除、使用，或者保持在外围电路不变的情况下，采用不同设计就可以实现不同的功能。这种现场可编程性给产品的快速开发及产品的升级带来了极大的灵活性。此外，随着半导体技术的发展，FPGA的功耗不断降低，非常适合于要求低功耗设备的场合。因此，利用FPGA实现预测控制器，能满足新应用对预测控制器高实时性、微型化、高可靠性和低成本的需要，基于FPGA的预测控制器能进一步扩大预测控制的应用领域。1.5主要内容本文主要完成了以下工作：广义预测控制算法，并进行了Matlab/Simulink数字仿真；采用基于NiosII嵌入式软核处理器的FPGA/SOPC方案，利用SOPCBuilder在FPGA芯片上构建SOPC系统，完成其硬件系统与软件系统的设计，主要包括NiosII内核及标准组件的配置、自定制指令设计及自定制组件设计等，设计完成基于FPGA的预测控制器。第2章基础知识基于FPGA的预测控制器实现涉及到预测控制和FPGA/SOPC开发技术等多方面的内容，因此本章主要介绍关于预测控制和FPGA/SOPC开发的一些重要基础知识和关键技术。2.1FPGA技术FPGA是由可配置（或者可编程）逻辑块组成的数字集成电路，用户可根据功能需求对其进行重新配置，以实现用户的功能。FPGA产生于80年代中期，是在PAL、GAL等可编程器件的基础上进一步发展的产物。FPGA的出现既解决了原有可编程器件门电路数有限的缺点，又克服了ASIC（ApplicationSpecficIntegratedCircuit，专用集成芯片）的不足，是一种新型的电路实现技术。它具有集成度高、研制时间短、体积小、保密性强、可靠性高及设计灵活等优点。FPGA在通信、数据处理、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用；随着功耗和成本的进一步降低，FPGA还将进入更多的应用领域。2.1.1FPGA结构目前FPGA的生产厂商主要有Xilinx、Altera、Actel、Lattice、QuickLogic。尽管这些厂商生产的FPGA品种和型号繁多，具体结构和性能指标各有特色，但它们都有一个共同之处，即由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块，从而实现不同的设计。典型的FPGA通常包含三类基本资源：可编程逻辑功能块、可编程输入/输出块和可编程互连资源。可编程逻辑功能块是实现用户功能的基本单元，多个逻辑功能块通常规则地排成一个阵列结构，分布于整个芯片；可编程输入/输出块完成芯片内部逻辑与外部管脚之间的接口，围绕在逻辑单元阵列四周；可编程内部互连资源包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或输入/输出块连接起来，构成特定功能的电路。用户可以通过编程决定每个单元的功能以及它们的互连关系，从而实现所需的逻辑功能。此外，还包含其他一些模块，如RAM、PLL、硬件乘法器、DSP模块等。不同厂家或不同型号的FPGA，在可编程逻辑块的内部结构、规模、内部互连的结构等方面经常存在一定的差异。图2.1为Xilinx公司的FPGA结构示意图。图2.1Xilinx公司的FPGA结构示意图每个单元的基本概念如下：1)基本可编程逻辑单元基本可编程逻辑单元是可编程逻辑的主体，可以根据设计灵活地改变其内部连接与配置，从而完成不同的逻辑功能。目前，FPGA一般是基于SRAM工艺的，其基本可编程逻辑单元几乎都是由查找表（LUT，LookUpTable）和寄存器（Register）等模块组成的。2)可编程输入/输出单元输入/输出（Input/Output）单元简称I/O单元，它们是芯片与外界电路的接口部分完成不同电气特性下对输入/输出信号的驱动与匹配需求。为了使FPGA有更灵活的应用，目前大多数FPGA的I/O单元被设计为可编程模式，即通过软件的灵活配置，可以适配不同的电气标准与I/O物理特性；可以调整匹配阻抗特性，上下拉电阻；可以调整输出驱动电流的大小等。3)丰富的布线资源布线资源连通FPGA内部所有的单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输的速度。有全局性的专用布线资源，用以完成器件内部的全局时钟和全局复位/置位的布线；有长线资源，用以完成器件Bank（分区）间的一些高速信号和一些第二全局时钟信号的布线；还有短线资源，用以完成基本逻辑单元之间的逻辑互联与布线。4)底层嵌入功能单元底层嵌入功能单元这里指的是那些通用程度较高的嵌入式功能模块，比如硬件乘法器、PLL（PhaseLockedLoop）、DLL（DelayLockedLoop）、DSP等。FPGA内部嵌入CPU或DSP等处理器，使FPGA在一定程度上具备了实现软硬件联合系统的能力，FPGA正逐步成为SOPC（SystemOnProgrammableChip）的高效设计平台。2.1.2FPGA特点在二十几年的发展过程中，FPGA的硬件体系结构和软件开发工具都在不断的完善，日趋成熟。从最初的1200个可用门，90年代时几十万个可用门，发展到目前数百万门至上千万门的单片FPGA芯片，Xilinx、Altera等世界顶级厂商已经将FPGA器件的集成度提高到一个新的水平。FPGA结合了微电子技术、电路技术、EDA技术，使设计者可以集中精力进行所需逻辑功能的设计，缩短设计周期，提高设计质量。与专用集成电路ASIC相比，FPGA具有灵活性高、设计周期短、成本低、风险小等优势，因而得到了广泛应用，各项相关技术也迅速发展起来，FPGA目前已经成为数字系统设计的重要硬件基础。FPGA的基本特点主要有：采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合适的芯片；FPGA可做其他全定制或半定制ASIC电路的中试样片；FPGA有丰富的逻辑资源和大量的I/O引脚，能满足不同的功能需求；FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一；FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是目前小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA的品种和型号很多，主要有Xilinx的Virtex、Spartan系列、Altera公司的Stratix、Cyclone系列等。2.2SOPC技术可编程片上系统（SystemOnProgrammableChip，SOPC）是一种特殊的嵌入式系统，是由美国Altera公司于2000年最早提出的。SOPC技术提供了一种有效的解决方案，即用大规模可编程器件——FPGA来实现SoC（SystemOnChip）的功能，SOPC基于FPGA芯片，将处理器、存储器、I/O口等系统设计需要的模块集成在一起，完成整个系统的主要逻辑功能，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件可编程的功能。SOPC结合了SoC和FPGA各自的优点，具备以下基本特征：至少包含一个以上的嵌入式处理器IPCore；具有小容量片内高速RAM资源；丰富的IPCore资源可供灵活选择；足够的片上可编程逻辑资源；单芯片、低功耗、微封装。SOPC技术的实现方式一般分为三种：基于FPGA嵌入IP（IntellectualProperty）硬核的SOPC系统。目前最常用的嵌入式系统大多采用了含有ARM的32位IP处理器核的器件。Altera公司Excalibur系列的FPGA中就植入了ARM922T嵌入式系统处理器；Xilinx的Virtex-IIPro系列中则植入了IBMPowePC405处理器。这样就能使得FPGA灵活的硬件设计和硬件实现与处理器强大的软件功能结合，高效地实现SOPC系统。基于FPGA嵌入IP软核的SOPC系统。在第一种实现方案中，由于硬核是预先植入的，其结构不能改变，功能也相对固定，无法裁减硬件资源，而且此类硬核多来自第三方公司，其知识产权费用导致成本地增加。如果利用软核嵌入式系统处理器就能有效克服这些不利因素。最具有代表性的嵌入式软核处理器是Altera公司的NiosII软核处理器。基于HardCopy技术的SOPC系统。HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化，从而克服传统ASIC设计中普遍存在的问题。2.3NiosII嵌入式软核处理器NiosII系列软核处理器是Altera的第二代FPGA嵌入式软核处理器，其性能超过200DMIPS，在AlteraFPGA中实现仅需35美分。Altera的Stratix、StratixGX、StratixII和CycloneII、CycloneIII系列FPGA全面支持NiosII处理器，以后推出的FPGA器件也将全面支持NiosII处理器。NiosII嵌入式处理器是一款通用的RISC结构的CPU，它定位于广泛的嵌入式应用。NiosII处理器系列包括了三种核心——快速型（NiosII/f）、经济型（NiosII/e）和标准型（NiosII/s）内核——每种都针对不同的性能范围和成本而优化。这三种内核使用共同的32位的指令集结构（ISA），并具有百分之一百的二进制代码兼容性。NiosII处理器具有完善的软件开发套件，包括编译器、集成开发环境（IDE）、JTAG调试器、实时操作系统（RTOS）和TCP/IP协议栈。设计者能够用SOPCBuilder系统开发工具很容易地创建专用的处理器系统，并能够根据系统的需求添加NiosII处理器的数量，可以轻松的将NiosII处理器嵌入到他们的系统中。NiosII处理器系统中包含两类可以在FPGA中实现的外设：标准外设和定制外设。标准外设是指Altera公司提供的标准外围设备库，比如定时器、串行通信接口、SDRAM控制器等。定制外设可由设计者自行设计并集成到NiosII处理器系统。标准外设和定制外设与NiosII处理器核通过与AvalonSwitchFabric连接进行通信。Avalon总线是一种相对简单的总线结构，主要用于连接片内处理器与外设，以构成可编程片上系统。它描述了主从组件外设间的端口连接关系，以及组件间通信的时序关系。NiosII嵌入式处理器的特性：l.NiosII处理器核NiosII处理器系列由三个不同的内核组成，可以灵活地控制成本和性能，从而拥有广泛的应用空间；2.自定制指令及硬件加速器开发人员可以在NiosII处理器核内增加硬件，用来执行复杂运算任务，为时序要求紧张的软件提供加速算法；3.JTAG调试模块JTAG调试模块提供了通过本地或远端PC主机实现NiosII处理器的在芯片控制、调试和通讯功能，这是NiosII处理器的一个极具竞争力的特性；4.外围设备及接口NiosII开发套件包括一套标准外围设备库，在Altera的FPGA中可以免费使用。2.4FPGA/SOPC开发工具FPGA的领导厂商Altera公司提供了一套完整的FPGA/SOPC开发工具，包括QuartusII设计软件、SOPCBuilder系统开发工具、Mode1Sim-Altera仿真软件、NiosIIIDE（IntegratedDevelopmentEnvironment，集成开发环境）和SingalTapII嵌入式逻辑分析仪。QuartusII软件是Altera公司的综合开发工具，它集成了Altera的FPGA/CPLD开发流程中所涉及的所有工具和第三方软件接口。通过使用此综合开发工具，设计者可以创建、组织和管理自己的设计。QuartusII设计软件具有很高的性能和易用性。采用QuartusII软件，可以在Altera器件中完成从设计、综合、仿真到布局布线、测试的整个过程，并可以轻松设计、优化并验证SOPC设计。SOPCBuilder是SOPC系统的主要开发工具。它是一个革命性的系统级开发工具，它使得集成组件时花费的时间最少。SOPCBuilder可以快速地开发定制的方案，重建已经存在的方案，并为其添加新的功能，提高系统的性能。SOPCBuilder提供了一个强大的平台，用于组建一个在模块级和组件级定义的系统。SOPCBuilder的组件库包含了从简单的固定逻辑的功能块到复杂的、参数化的、可以动态生成的子系统等一系列的组件。这些组件可以是从Altera或其他第三方合作伙伴购买来的IP核，它们其中一些是可以免费下载用作评估的。设计者还可简单地创建他们自己的定制的SOPCBuiler组件。当设计完毕时，还可以借助ModelSim-Altera仿真软件进行仿真，SOPCBuilder为仿真系统自生成VHDL和Verilog仿真模型。在SOPCBuilder和NiosIIIDE自动生成的仿真环境中，能够十分方便地对NiosII处理器系统进行仿真。NiosIIIDE是一个基于Eclipse架构的集成开发环境，它包括一整套开发工具：GNU开发工具，基于GDB的调试器，包括软件仿真和硬件调试；提供用户一个硬件抽象层HAL；提供嵌入式操作系统MicroC/OS-II和LwTCP/IP协议栈的支持；提供帮助用户快速入门的软件模板；提供Flash下载支持（FlashProgrammer和QuartusIIProgrammer）。SignalTapII逻辑分析仪是Altera的第二代系统级调试工具，能够获取、显示FPGA/SOPC系统的实时信号，帮助设计者在其系统设计中观察硬件和软件的交互作用，从而方便地进行系统调试。2.5FPGA/SOPC开发流程完整的FPGA设计流程包括设计输入、功能仿真、综合、综合后仿真、布局布线、布线后仿真与验证和板级仿真验证与调试等主要步骤。基于FPGA的SOPC设计总体上也遵循上述的开发流程，同时也具有一定的特殊性。SOPC设计包括硬件和软件两部分，两部分进行协同设计，实现系统的功能。其中，硬件设计主要基于QuartusII和SOPCBuilder，软件设计则基于NiosIIIDE。在进行SOPC开发之前，首先必须分析系统需求，如应用系统需求的计算性能、需要的带宽和吞吐量、需求的接口类型等。硬件系统设计首先从SOPCBuilder中选取满足需求的NiosII处理器核、存储器以及各其他外围器件，并定制和配置它们的功能；分配外设地址及中断号，设定复位地址；设计者也可以添加自身定制指令逻辑和自己设计的IP模块到NiosII内核以提升处理器性能。然后将生成的SOPC系统集成到QuartusII工程，在QuartusII中编译综合，进行布局布线，生成FPGA配置文件；最后可以使用编程工具通过下载电缆将配置文件下载到目标板上。软件系统开发使用NiosIIIDE。使用SOPCBuilder生成系统后，可以直接使用NiosIIIDE开始设计C/C++应用程序代码。Altera提供了NiosIICPU外设驱动程序和硬件抽象层（HAL），使用户能够快速编写与低层硬件细节无关的NiosII程序，除了应用代码，设计者还可以在NiosIIIDE工程中设计和重新使用定制库。设计者可以使用NiosIIIDE对程序进行编译、链接，生成可执行文件（*.elf）。接下来可以在IDE的指令集仿真器（ISS）上仿真软件和运行/调试软件，也可以将可执行文件下载到在目标板上对软件进行调试。硬件和软件设计调试完成后，则需要使用编程工具（FlashProgrammer和QuartusIIProgrammer）将配置文件下载到FPGA的配置芯片或Flash存储器，并将可执行文件（*.elf）编程到Flash中。SOPC开发流程简图流程如图2.2所示。图2.2SOPC开发流程简图第3章广义预测控制算法广义预测控制算法保持了最小方差控制器的在线辨识，模型预测和最小方差控制等特点，吸收了DMC和MAC中的优点，提供了在复杂的环境下有效地利用过程信息进行优化控制的途径。它具有预测模型，滚动优化，在线反馈校正和柔化作用等优点的一种新型控制算法，是控制论中模型，控制和反馈概念的具体体现。3.1预测控制的特点预测控制是属于一种基于模型的控制算法。其机理可描述为：在每一采样时刻，根据当前测量信息，求解一个有限时域开环最优控制问题，并将得到的控制序列的第一个元素作用到被控制对象上直至下一个采样周期，在下一时刻重复上述过程。算法共性有如下三点：预测模型，滚动优化和反馈校正。图3.1为预测控制的原理结构图。图3.1预测控制的原理结构图3.1.1预测模型预测控制的模型称为预测模型。预测控制对模型结构没有严格的要求，在信息的基础上根据功能要求按照最方便的途径建立模型。预测控制对模型的要求不同于其他传统的控制方法，其他的反馈控制器一般都依赖于当前或过去的状态信息，而它能够根据系统的历史信息和选定的未来输入，预测其未来输出值，因而可以根据实际对象的复杂程度，建立适当的预测模型。因此，不仅状态方程，传递函数这类传统的模型可作为预测模型，而且那些易于在线辨识并能描述不稳定系统的受控自回归滑动平均模型和受控自回归积分滑动平均模型等都可以作为预测模型。此外，非线性系统，分布参数系统的模型，连续的或离散的，确定性的或随机性的模型只要具备上述功能，也可以作为预测模型使用。y(tjt)EBu(tj1)Fy(t)得到的（3.6）式即为广义预测控制的预测模型。3.2改进的广义预测控制算法广义预测控制的基本算法受C(q1)多项式稳定的限制，同时还需求解Diophantine方程，而且在算法中未直接考虑到时滞的影响。接下来介绍一种基于递推算法的改进的预测控制算法，它不受于递推算法的改进的预测控制算法，它不受)(1qC多项式稳定的限制，且不需求3.2.1预测模型k1bu(tdi)k1c(t1i),k1,2,...,p（3.9） i0ki,0 i0ki,03.2.2最小方差预报器式式（3.9）中最后一项是t时刻后将来的噪声的线性组合，去掉后可得t时刻的k步最小方差预报器：(3.10)pkidtubitcidtubityaktykiikriikmiikniik,...,2,1,)()1()()1()(100,0,0,1,3.2.3预测输出在在t时刻以及t时刻以后的控制增量为零的条件下，由最小方差预报器式子(3.10)，预测的将来时刻的输出定义为ym(t+k)，它的值可由当前时刻的已知信息确定，则由（3.10）式可得（3.11）pkdkkidtubitcidtubityaktykiikriikmiikniikm,...,2,1,)1,1min(,)()1()()1()(1100,0,0,1,3.2.4参考轨迹已知系统的时滞为d+1,此时控制量对y(t+1),y(t+2),………y(t+d)无控制能力，考虑这一因素，去参考轨迹为y(td)y(td)r my(tdj)y(tdj1)(1)y,j1,2,... r r s（3.12）其中y为设定值，（0<<1）为柔化系数，体现了输出逼近设定值的速s度。广义预测控制的计算主要在于矩阵求逆，起计算量随求逆阶次的增加呈指数关系增长。控制率中的矩阵G有如下特性：矩阵是下三角矩阵；各对角线上的元素是相同的。从而推得求逆矩阵的递推算法。3.3矩阵分解目前各种GPC算法中的控制增量式大多都是如下形式： Δu(t)(1,0,,0)(GTGI)1GT(YY) m r(4.1)P(GTGI),P(GTGI) n n n n n1 n1n1 n1(4.4)g其中G2gn(4.2)n为求逆阶次，g可由预测模型计算出的参数，得：i0g10 gn1g1 g 0 gGg12g10,G g12 n n-1 gngn1g1 gn1(4.3)令待求逆矩阵为：0g 01 g gn2 1Kg,g,,g n n n1 1(4.5) 可 GnG0n1得00K0n00(4.6)则有：P(GTGI) n n n n G 000TG 000n10Kn00n10Kn GGI 000In：其中n和n-1分别为对应矩阵的求逆阶次，引入行向量：T n1n1 n1 KTK 0 n n P 00n1KnTKnT(4.7)上式则为矩阵的上式则为矩阵的Pn的分解公式。3.4递推求逆利用求逆公式对上式求逆，得利用求逆公式对上式求逆，得: P 01 P 01P1P0n1010n1PKnTKn00n11n1K0n1KnTn(4.8)由前面可知， Pn和Pn-1为对称矩阵，P0n101也为对称矩阵，引入列向量： P 01Ln0n1KnT(4.9)所以，前式可表示为：P1P1n1n 00LLTnn11KnLn(4.10)所以上式为求解矩阵P的递推公式，且初值为：nP11(4.11) 1 g21第4章预测控制FPGA实现的基本单元介绍由于FPGA所能执行的必须是二进制数字量，而且所以的运算都是基于加法和移位运算。因此，在研究利用FPGA实现预测控制算法时发现，递推算法的预算中大多是进行矩阵的乘法和加法运算。这也就为利用FPGA实现预测控制算法的可行性提供了依据，下面就在算法中主要运用的单元进行介绍。4.1乘法加法器：乘法加法器（MAC）单元是指对所输入的数据进行乘法加法运算。在QuartusII中搭建模块图实现算法或者编写硬件描述语言实现，最后封装为IP单元，在实现预测控制算法是进行调用。下图为搭建框图：图4.1乘法加法器的框图首先对输入数据在时钟沿到来时进行存储，首先对输入数据在时钟沿到来时进行存储，然后在下一个时钟沿到来时在再进行计算，这样可以防止竞争冒险和毛刺的出现，图中所采用的各模块都是利用软件提供的封装器件搭建而成。并且设置有EN和CLRN输入端，可以对各模块清零和控制。下面是对该模块的仿真波形图：图4.2乘法加法器的仿真波形图对结果的分析发现，除了在时钟变换的地方会出现一些不可预料的结果外，正常的运算结果是满足设计要求的。4.2移位寄存器：由于在预测控制算法中，进行预算的变量值一般都是矩阵形式，所以为了在FPGA中能够对矩阵进行运算，本文中设计利用串入串出移位寄存器来实现矩阵的存储和计算，通过移位对矩阵中各个变量进行操作。在此利用硬件描述语言来编写其程序，实现其功能。并且将其封装成IP模块，以便在以后编写主程序是使用。下图是为了验证其功能所搭建的模块图：图4.3移位寄存器搭建的模块图下图为仿真结果，从图中明显看出对输入的移位。下图为仿真结果，从图中明显看出对输入的移位。图4.4移位寄存器的仿真结果4.3A/D转换模块：A/DA/D转换电路是将输入的模拟信号进行模数转换，使其成为FPGA能够处理的数字信号。图4.5A/D转换电路下图中的模块是将A/D转换器的硬件程序封装成模块，以便在以后使用，这里为了验证其正确性搭建了如下模块。图4.6A/D转换的模块这是时序仿真波形，经过验证该模块的程序能够实现预想功能。这是时序仿真波形，经过验证该模块的程序能够实现预想功能。图4.7A/D转换的时序仿真波形4.4D/A转换模块：D/AD/A转换是将FPGA输出的数字量转换成为模拟量输出，使其能够在实际系统中应用。图4.8D/A转换电路下图中的模块是将下图中的模块是将D/A转换器的硬件程序封装成模块，以便在以后使用，这里为了验证其正确性搭建了如下模块。图4.9D/A转换模块这是时序仿真波形，经过验证此模块的程序能够实现预想功能。图4.10D/A转换的时序仿真波形在FPGA中实现预测控制算法必然用到上述的模块，所以研究上述模块的功能是不可避免的。进一步的研究就是利用已经取得的成果进行算法实现，并且利用实验开发板来实现控制算法，最终在实际系统中验证算法的有效性。第5章预测控制器设计方案整体方案如图整体方案如图图5.1整体方案考虑FPGA实现方法和MPC算法的特点，采用Nios‖嵌入式软核处理器。方案中，FPGA芯片中嵌入了一个软核处理器--Nios‖处理器。实现整个MPC算法的C/C++程序运行在Nios‖处理器中。FPGA芯片中包含一个可由设计者定制的Nios‖软核处理器，实现MPC算法的C语言程序代码运行在此处理器中。除了核心的AlteraCyclone‖FPGA芯片，整个预测控制器还包括一部分外围辅助电路，包括存储器，A/D转换器，UART收发器。系统结构如图图5.2系统结构图下面简要介绍本系统中NiosII处理器内核和标准组件的配置。5.1NiosII处理器内核NiosII处理器内核是NiosII处理器的核心，内核实现了处理器的最基本和最关键的功能，如运算器、存储管理、指令系统等。NiosII处理器系列包括了三种内核——快速型（NiosII/f）、经济型（NiosII/e）和标准型（NiosII/s）内核，每种内核都针对不同的性能范围和成本而优化。所有的这三种内核都使用共同的32位的指令集结构（ISA）和100%兼容的二进制代码。由于本系统的主要设计目标是满足高实时性，所以选择快速型NiosII/f内核，以获得最强的处理器性能。NiosII/f内核性能超过了300MIPS（Dhrystones2.1基准测试），它非常适合性能关键的应用，以及代码或者数据量较大的应用，例如运行全功能操作系统等。NiosII/f内核具有以下一些关键功能特性：·存储器管理单元（MMU）·存储器保护单元（MPU）·高级异常支持·单独的指令和数据缓冲（512字节至64Kbytes）·可访问高达2Gbytes的外部地址空间·单周期硬件乘法和桶形移位寄存器·硬件除法选项·256条定制指令和数量不限的硬件加速器·JTAG调试模块·可选JTAG调试模块增强功能，包括硬件断点、数据触发器和实时跟踪。本文配置的NiosII/f核大约需要使用1400-1800个逻辑单元，3个M4K片内存储器。数据缓冲器设为8Kbytes，指令缓冲器均设为4Kbytes。JTAGDebug模块内嵌于NiosII内核，用于对NiosII处理器进行调试。根据不同的调试等级，可以对JTAGDebug模块进行不同的配置。本系统选择二级调试功能大约需要使用800-900个逻辑单元，2个M4K片内存储器，支持JTAG连接，软件下载和软件断点调试、硬件断点调试和数据触发五种功能。此外，Altera为NiosII处理器核提供了多种自定制指令，包括位交换、浮点运算指令等，可以很方便地集成到处理器中。本系统集成了浮点运算指令。5.2JTAGUARTIP核JTAGUART模块主要是用于系统调试。JTAGUARTIP核通过Avalon总线和JTAGDebug模块相连接，利用JTAG连接实现一个UART的功能，在调试过程中可以将信息通过它显示在终端上，也可以输入调试命令通过它控制整个系统。JTAGUARTIP核的配置参数主要就是读/写FIFO（FirstInputFirstOutput）深度和中断阈值。读/写FIFO比较耗费FPGA片内存储器和逻辑资源，本系统设置为64bits；中断阈值表示当数据还有多少字节填满或清空读/写FIFO时产生中断信号，因为读/写FIFO深度设置为64bits，所以中断阈值设置为8即可。在系统软硬件调试完毕后，也可以将JTAGUARTIP核去除以节省资源。5.3timerIP核TimerIP核可以完成定时和计数功能，在NiosII系统中，用户可以根据需要添加配置多个Timer。在本系统中需要一个TimerIP核，作为时间戳计时器，用来完成对采样周期的精确计时。TimerIP核配置相对比较简单，主要包括相关寄存器的设置。Timeout周期设为默认值，在“HardwareOptions”中选中“Writableperiod”、“Readablesnapshot”和“Start/Stopcontrolbits”，从而可以在程序中通过HALAPI对定时器的周期和启停进行控制，并能对当前的计数值进行读取。当定时器计数到设定周期数时，处理器产生定时中断，处理器进行中断处理。5.4UARTIP核UART（UniversalAsynchronousReceiver/Transmitter，通用异步收发器）内核实现了AlteraFPGA片上的嵌入式系统和片外设备之间的串行的字符流传输的一种方法。在NiosII系统中，用户可以根据需要添加配置多个UART。在本系统中，NiosII处理器使用一个UART与DSPACE实时仿真系统通信，进行实时仿真。UART核实现了RS-232协议，可以改变其波特率、奇偶校验位、停止位、传输的数据位以及其他可选的RTS-CTS流控制信号等。UARTIP核的配置相对比较简单，主要是波特率和数据格式。波特率配置为115200bps，而且需要设置为可通过软件写寄存器改变，从而方便在程序中修改波特率；数据格式为8位数据位，1位停止位，无须校验位。本系统由于不需要用UART实现数据流操作，所以关闭数据流功能。5.5SPIIP核SPI是一个嵌入式系统常用的工业标准串行协议，用来连接微处理器与多个片外传感器、转换器、存储器和控制设备。SPIIP核实现SPI协议并提供Avalon接口。SPI既能实现主协议，也能实现从协议。当被配置为一个主设备时，SPI最多能控制16独立的SPI从设备。SPIIP核的配置主要包括主/从设置、数据寄存器设置和时序设置，比较简单。本系统中，SPI设置为主设备，其他设置采用默认值。5.6avalon-MMTristate总线桥IP核Avalon-tri-state总线桥IP核用来实现片内Avalon总线到片外三态总线的转换。所以任何Avalon总线主设备访问任何片外三态芯片（如SRAM存储器、FLASH存储器）都需要Avalon-MMTristate总线桥。1.SDRAMcontrollerIP核如果系统的程序代码和数据需要的存储容量比较大，则通常需要片外存储器，如SDRAM存储器。在NiosII处理器中，SDRAMcontrollerIP核为FPGA片外SDRAM提供一个Avalon接口，使设计者在FPGA中创建一个方便与SDRAM芯片连接的定制系统，实现Avalon总线主设备向SDRAM的读/写功能。在本系统中，由于SDRAM没有采用三态总线，因此SDRAMcontrollerIP核可以直接与Avalon总线相连。SDRAMcontrollerIP核需要设置的参数比较多，但可以采用预制模式。本系统SDRAM采用两片MT48LC4M16并列而成，数据宽度为32bit，因此可以选择“singleMicronMT48LC4M32B2-7chip”预制模式。2.On-ChipMemoryIP核On-ChipMemoryIP核为SOPC系统提供一个小容量的片上RAM，能存储程序代码和数据。与其他片外存储器相比，片上RAM能提供最快访问读写速度，并且在FPGA上电启动后即可初始化其中的内容。On-ChipMemoryIP核的配置比较简单，主要是配置数据宽度、容量和是否双端口。在本系统中，数据宽度设置为32bits，容量为2Kbytes，单端口RAM。3.PIOIP核PIOIP核就是I/O管脚IP核，可以配置为输入，输出，双向三种状态，直接与NiosII处理器外的模块或者与FPGA外部相连接。PIOIP核可以用来连接用户按键、LED灯等。PIOIP核也可用来和其他IP软核相连，这样NiosII就可以通过I/O虚拟管脚直接对外部IP软核进行控制。PIOIP核的配置比较简单，主要是设置信号方向和宽度。在本系统中，信号设为输出，8位宽度。4.PerformanceCounterIP核PerformanceCounterIP核能对软件程序进行高精度的实时的性能分析。利用它，用户可以精确地测量多段代码的执行时间，性能报告能精确到一个时钟周期。在程序中使用PerformanceCounter只需在需要测量的代码的开头和结尾各添加一条指令（宏代码）。PerformanceCounterIP核包含一组以一个时钟周期为单位的计时器，可以独立地对多段代码进行性能分析。在本系统，需要同时记录软件实现和硬件实现的性能分析，因此需要两个段计时器，需要在设置中将段计时器的个数设置为2。5.SystemIDIP核SystemIDIP核是一个简单的只读设备，这为SOPCBuilder系统提供唯一的标识符。NiosII处理器系统使用SystemID去验证一个可执行程序是否针对实际的映像被编译，该硬件映像在目标FPGA中被配置。如果可执行程序中期望的ID与FPGA中系统ID不匹配，则软件有可能无法正确执行。系统复位后可以由软件检查系统ID。如果程序没有运行在所期望的SOPCBuilder系统，则程序可能运行不正确。如果程序没有崩溃，则可能出现一些隐藏的错误且很难找出来。为避免这种情况发生，程序可将所期望的SystemID与目前的SystemID进行比较，若不匹配，则报告一个错误。SOPC软件系统设计Nios‖嵌入式处理器是一种通用的RISC处理器，软件设计与其他微处理器的软件设计非常相似。Nios‖嵌入式处理器支持标准的C/C++程序开发，支持适合嵌入式系统软件开发目源码开放的C标准库——Newlib。Altera为Nios‖软件开发提供了编程接口——HAL它提供了底层设备驱动、HALAPI及C标准库等丰富的资源。因此，Nios‖的SOPC软件系统开发主要是在Nios‖IDE中以HAL为基础，开发标准的C/C++嵌入式应用程序。5.6.1UART串口通信在本系统中，UART串口是NiosII处理器与DSPACE实时仿真系统进行通信、完成数据传输的接口。在NiosII处理器中，Altera提供UART的HAL系统库驱动程序，用户可以通过两种方式对UART进行访问和控制：一种方法是使用ANSIC标准库函数来访问UART内核，如Printf和Getchar函数；另一种方法则是通过HALAPI访问UART寄存器，对UART进行访问和控制。前一种方法比较简单直接，但实现的效率较低。本文采用访问UART寄存器的方式，通过中断方式接收串口数据，通过查询方式发送串口数据。在本系统中，FPGA控制器和DSPACE实时仿真系统之间传递的是状态量、测量输出量和控制增量。由于串口通信中传递的只是字符流，而且NiosII系统和DSPACE实时仿真系统的数据形式并不一致，因此在FPGA控制器和DSPACE实时仿真系统之间需要一个简单的通信协议，并在发送端和接收端完成对通信协议的实现。具体的通信协议如下：波特率：115200bps，8位数据位，1位停止位，无校验位；接收和发送缓冲设为4个字节；数据的宽度为16位，RS232的发送端和接收端之间传输的数据位是原码格式的二进制流，发送端和接收端需要完成相应的数据转换；数据（16位）分成两个字符发送，先发送高位，后发送低位。为实现此通信协议，串口发送程序中包含数据封装和串口数据发送程序，串口接收程序中则包含串口数据接收和数据解析的程序，从而完成NiosII处理器和DSPACE实时仿真系统之间的通信和数据交换。5.7系统集成及调试完成系统软件和硬件设计后，需要将软硬件进行集成，并将系统下载到FPGA芯片中，进行调试，验证系统功能。首先对硬件系统部分进行编译综合，生成硬件系统的配置文件。然后将“.sof”配置文件下载到FPGA。然后在Nios‖IDE中将设计的系统编译、链接、生产可执行文件，并将下载到目标板，在目标板上进行调试。Altera为SOPC系统提供了多种调试方法和工具。在NiosII处理器中，可以设置多个断点，能方便地观察程序的跳转和各寄存器、变量的变量情况。除了可以采用示波器、逻辑分析仪等工具进行测试外，还可以采用Altera的SignalTapII逻辑分析仪进行调试。SignalTapII是第二代系统级调试工具，使用它能够获取、显示SOPC系统的实时信号，能方便地观察硬件和软件的交互作用。本系统中需要通过串口实现FPGA和DSPACE实时仿真系统的通信，为方便串口通信的调试，可先采用串口调试软件对PC机和FPGA之间的串口通信进行调试，验证SOPC系统的串口通信正常工作后再进行FPGA和DSPACE系统串口通信的验证。硬件和软件系统调试完成后，则需要使用FPGA器件编程工具将硬件系统的配置文件下载到FPGA的配置芯片或存储器，将软件系统生产的可执行文件（*.elf）编程到存储器中，从而使整个SOPC系统在FPGA芯片中运行。第6章总结近年来，预测控制算法的应用逐渐跨越工业控制，延伸到航空、机电、网络、交通等众多领域。新的应用领域对控制器提出了新的要求，如高实时性、微型化、高可靠性和低成本等。这也是预测控制算法在新应用中面临的迫切问题。本文从硬件实现的角度探索新的快速实现方案来加快预测控制算法的求解速度，提高其控制器的实时性。本文的主要内容是采用基于NiosII软核处理器的SOPC方案，利用FPGA实现广义预测控制算法。本文详细介绍了基于FPGA的预测控制器的实现，主要包括SOPC硬件系统及软件系统的设计。本文对实时仿真结果进行了比较分析，验证了基于FPGA的预测控制器的功能及实时性。实验结果表明基于FPGA的预测控制器具有高实时性、微型化、高可靠性和低成本等特性，能充分满足新应用的需求。参考文献LeonidasG.Bleris,PanagiotisD.Vouzis,MarkG.ArnoldandMayureshV.Kothare;ACo-ProcessorFPGAPlatformfortheImplementationofReal-TimeModelPredictiveControl[J]。AmericanControlConference2006(ACC'06),Minneapolis,Minnesota,14-16June,2006.苏成利,吴云,刘晓琴.一种基于PSO的自适应神经网络预测控制[J].控制工程.2009,16(4):132-135.苏成利,刘晓琴,李平,王树青.基于PSO与LMI优化的非线性模型预测控制[J].苏成利,刘晓琴,李平,王树青.辽宁石油化工大学学报.2007,27(3):12-13.ACustom-madeAlgorithmic-specificProcessorforModelPredictiveControl[J].《InternationalSymposiumofIndustrialElectronics(ISIE'06)》,Montreal,Canada,9-13July,2006王蕾,王建奇,王行愚.一种基于新型的非参数模型的广义预测控制器[J].自动化学报2005,9HardwareSynthesisofExplicitModelPredictiveControllers[J].TorAJohansen,WarrenJackson,RobertSchreiber,andPetterTøndel.IEEETRANSACTIONSONCONTROLSYSTEMSTECHNOLOGY,VOL.15,NO.1,JANUARY2007邱小花,王民.基于FPGA的粮食干燥过程模糊预测控制系统[J].农机化研究.2008年4月胡云峰,陈虹一,刘明星,许芳.基于FPGA／SOPC的预测控制器设计与实现[J].仪器仪表学报.2010年6月刘峰.基于FPGA的VGA控制器实现[J].2010年11月[10]苏成利,李平,王树青.一种基于PSO算法的非线性模型预测控制方法[J].高技术通讯2007年1月[11]赵辉,邓艳,王红军.基于预测控制的网络延补偿策略研究[J].仪器仪表学报,2008[12]杨学友,李博文,曲兴华.基于FPGA高速智能化视觉传感器的研究[J].电子测量与仪器学报,2003参考文献20篇致谢本论文的工作是在导师的精心指导下完成的。从论文的选题到论文的撰写完成，每一部分都凝结着导师的心血。苏老师为我的研究课题指明了方向，给予了充分的信任，对课题的开展给予了各方面的支持，并为我们提供了的完善的条件和良好的学习环境。导师渊博的知识、敏锐的洞察力、严谨的治学态度、踏踏实实的科研作风、兢兢业业的工作态度和不断进取的精神使我受益匪浅，这使我铭记在心，并将在以后的学习和工作中继续影响和激励着我。在此向导师表示深深的感谢，并致以崇高的敬意。感谢我的父母及亲友一直以来对我的理解和支持，感谢你们给予我默默的关心和无私的爱，使我顺利完成学业。以后我会不断地努力学习和工作，不辜负你们的期望。感谢师兄马金伟在学习及论文上给予我的指导和帮助。感谢同学在我论文撰写过程中提出的宝贵意见。感谢席毅、李超、黄贵芬等师弟师妹的支持和帮助。感谢所有的老师和同学，正是你们的陪伴，我度过了快乐充实的大学时光。短暂的大学生活即将结束，舍友及班级同学的关心和帮助，使我在大学阶段过得愉快而充实，在此一起表示感谢。

毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作者签名：日期：指导教师签名：日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学