通信编解码器设计_第1页
通信编解码器设计_第2页
通信编解码器设计_第3页
通信编解码器设计_第4页
通信编解码器设计_第5页
已阅读5页,还剩16页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第一章通信解码器概述编解码器指的是一个能够对一个信号或者一个数据流进行变换的设备或者程序。这里指的变换既包括将信号或者数据流进行编码(通常是为了传输、存储或者加密)或者提取得到一个编码流的操作,也包括为了观察或者处理从这个编码流中恢复适合观察或操作的形式的操作。编解码器经常用在视频会议和流媒体等应用中,通常主要还是用在广电行业,作前端应用。1.1几种码的介绍1.1.1NRZ码数字信号可以直接采用基带传输,所谓基带就是指基本频带。基带传输就是在线路中直接传送数字信号的电脉冲,这是一种最简单的传输方式,近距离通信的局域网都采用基带传输。基带传输时,需要解决数字数据的数字信号表示以及收发两端之间的信号同步问题。对于传输数字信号来说,最简单最常用的方法是用不同的电压电平来表示两个二进制数字,也即数字信号由矩形脉冲组成。按数字编码方式,可以划分为单极性码和双极性码,单极性码使用正(或负)的电压表示数据;双极性码是二进制码,1为反转,0为保持零电平。根据信号是否归零,还可以划分为归零码和非归零码,归零码码元中间的信号回归到0电平,而非归零码遇1电平翻转,零时不变。1.1.2差分码通信中的差分编码,差分编码输入序列{an},差分编码输出序列{bn},二者都为{0、1}序列,则差分编码输出结果为bn=an异或bn-1,并不是bn=an异或an-1(即所谓的:对数字数据流,除第一个元素外,将其中各元素都表示为各该元素与其前一元素的差的编码。这么定义是不准确的。)。前者多用在2DPSK调制,后者多用在MSK调制预编码。同时后者是码反变换器的数学表达式,即用来解差分编码用的。1.1.3曼彻斯特码(又称双相码)曼彻斯特编码(ManchesterEncoding),也叫做相位编码(PE),是一个同步时钟编码技术,被物理层使用来编码一个同步位流的时钟和数据。曼彻斯特编码被用在以太网媒介系统中。曼彻斯特编码提供一个简单的方式给编码简单的二进制序列而没有长的周期没有转换级别,因而防止时钟同步的丢失,或来自低频率位移在贫乏补偿的模拟链接位错误。在这个技术下,实际上的二进制数据被传输通过这个电缆,不是作为一个序列的逻辑1或0来发送的(技术上叫做反向不归零制(NRZ))。相反地,这些位被转换为一个稍微不同的格式,它通过使用直接的二进制编码有很多的优点。曼彻斯特编码,常用于局域网传输。在曼彻斯特编码中,每一位的中间有一跳变,位中间的跳变既作时钟信号,又作数据信号;从低到高跳变表示"0",从高到低跳变表示"1"。还有一种是差分曼彻斯特编码,每位中间的跳变仅提供时钟定时,而用每位开始时有无跳变表示"0"或"1",有跳变为"0",无跳变为"1"。本文主要介绍用VerilogHDL语言来描述编写一个将NRZ码转换为曼彻斯特码和差分码的软件模块,并能够在FPGA芯片中调试和仿真。四总码型的编码方案如下图1-1:图1-1四总码型的编码方案1.2总体方案概述曼彻斯特解码器是一种基于硬件描述的设计方案;该方案先利用VerilogHDL语言描述少量逻辑单元,构成逻辑处理模块,继而搭建出解码器。曼彻斯特码是将NRZ普通二进制数据与其位率时钟信号相异或而得,解决了传输数据没有时钟的问题。当传送信号为“1”,曼彻斯特编码由高电平跳变为低电平;若传送的信息为“0”;曼彻斯特编码由低电平转变为高电平;如果有连续的“1”或“0”信息出现时,则曼彻斯特编码保持“1”或“0”的跳变,即编码后,信息“0”与时钟一致,信息“1”与时钟反相(相位相差180度)。曼彻斯特编码是一种相位调制,有时钟的180度相位代表NRZ信号的逻辑“1”电平。这次设计主要是要实现将NRZ码转成曼彻斯特码的功能,总体的设计原理框图如图1-2所示。图1-2原理框图1.3用状态机设计差分码编码器1.3.1状态机简介状态机是一个有向图形,由一组节点和一组相应的转移函数组成。状态机通过响应一系列事件而“运行”。每个事件都在属于“当前”节点的转移函数的控制范围内,其中函数的范围是节点的一个子集。函数返回“下一个”(也许是同一个)节点。这些节点中至少有一个必须是终态。当到达终态,状态机停止。状态机主要分为2大类:第一类,若输出只和状态有关而与输入无关,则称为Moore状态机:第二类,输出不仅和状态有关而且和输入有关系,则称为Mealy状态机。要特别注意的是,因为Mealy状态机和输入有关,输出会受到输入的干扰,所以可能会产生毛刺(Gitch)现象,使用时应当注意。事实上现在市面上有很多EDA工具可以很方便的将采用状态图的描述转换成可以综合的VHDL程序代码。1.3.2对编码器的设计设初始状态为S0编码为00,根据功能带入输入0时得到下一状态S1和相应输出0。依次代入类推,可得到如图1-3所示的状态图。图1-3状态图其状态机设计程序如下:always@(negedgeclkornegedgereset)if(reset==0)state<=S0;elsestate<=next_state;always@(stateorin)beginout=0;case(state)S0:beginif(in==0)next_state=S1;elsenext_state=S3;endS1:beginnext_state=S2;endS2:beginout=1;if(in==0)next_state=S1;elsenext_state=S3;endS3:beginout=1;next_state=S0;endendcaseend1.4曼彻斯特码模块程序曼彻斯特编码模块如下:moduleManchester_bian(in_dat,clk_tong,clk_fan,out_dat_tong,out_dat_fan,clr);inputin_dat,clk_tong,clk_fan,clr;outputout_dat_tong,out_dat_fan;wireout_dat_tong,out_dat_fan;wireout_dat_tong_1,out_dat_fan_1;wireout_dat_tong_0,out_dat_fan_0;assignout_dat_tong_1=(state1[1:0]==2'b01)?(clk_tong&&con):1'b0;assignout_dat_tong_0=(state1[1:0]==2'b10)?(clk_fan&&con):1'b0;assignout_dat_tong=(out_dat_tong_1)||(out_dat_tong_0);assignout_dat_fan_1=(state2[1:0]==2'b01)?(clk_tong&&con):1'b0;assignout_dat_fan_0=(state2[1:0]==2'b10)?(clk_fan&&con):1'b0;assignout_dat_fan=(out_dat_fan_1)||(out_dat_fan_0);reg[1:0]state1;reg[1:0]state2;reg[1:0]dat_reg;regcon;always@(posedgeclk_tong)begincon=1'b0;if(~clr)beginstate1[1:0]=2'b01;state2[1:0]=2'b01;con=1'b0;endelsebegindat_reg[1:0]=dat_reg[1:0]>>1;dat_reg[1]=in_dat;if(dat_reg[1])beginstate1[1:0]=2'b01;con=1'b1;if(state2[1:0]==2'b01)beginstate2[1:0]=2'b10;endelsebeginstate2[1:0]=2'b01;endendelsebeginstate1[1:0]=2'b10;con=1'b1;if(state2[1:0]==2'b01)beginstate2[1:0]=2'b01;endelseif(state2[1:0]==2'b10)beginstate2[1:0]=2'b10;endendendendendmodule第二章转码器的设计与仿真2.1功能描述1、输入NRZ码;2、设置CLK;3、输出差分码,曼彻斯特码。2.2差分码源程序(基于VerilogHDL语言)moduleNRZ_To_Differential(Out,in,clk,reset);outputOut;inputin;inputclk,reset;regOut;reg[1:0]state,next_state;parameterS0=0,S1=1,S2=2,S3=3;always@(negedgeclkornegedgereset)if(reset==0)state<=S_0;elsestate<=next_state;always@(state)beginOut=0;case(state)S_0:beginif(==0)next_state=S_1;elsenext_state=S_3;endS_1:beginnext_state=S_2;endS_2:beginOut=1;if(==0)next_state=S_1;elsenext_state=S_3;endS_3:beginOut=1;next_state=S_0;endendcaseendendmodulemodulestimulus();regCLK,RESET;regBIN;wireBOUT;NRZ_To_DifferentialT1(.Out(BOUT),.(BIN),.clk(CLK),.reset(RESET));initial$monitor($time,":IN=%bOUT=%b",BIN,BOUT,);initialbeginRESET<=0;BIN<=0;#5if(BOUT!=0)$display($time,":ResetState_0Failed!");RESET<=1;#10if(BOUT!=0)$display($time,":State_1Failed!");#5BIN<=1;#5if(BOUT!=1)$display($time,":State_2Failed!");#10if(BOUT!=1)$display($time,":State_3Failed!");#45BIN<=0;#40BIN<=1;#20BIN<=0;#60$stop;endendmodule2.3功能模块的仿真功能仿真采用QuartusII7.2实现程序功能:1.打开Quartus后,新建VerilogHDLfile文件,将上述程序复制到生成的对话框保存;2.保存运行后,新建一个VectorWaveformfile文件保存在同一文件夹下;3.将,Out,CLK,RESET导入窗口;4.修改EndTime,CLK和RESET的Countevery;5.将窗口保存同一文件夹下;完成以上步骤就可得到2.1图所示的仿真码。EndTime为500us,Clock为100us时,解码器输出的Manchester、如图2-1所示。图2-1时序仿真2.4曼彻斯特码源程序(基于VerilogHDL)Manchester码(双相码)编码器。//总模块:moduleManchester_shuchu(clk,clr,in_dat,out_dat_tong,out_dat_fan);inputclk,clr,in_dat;outputout_dat_tong,out_dat_fan;wireclk_fan;fpju0(.clk(clk),.clk_fan(clk_fan),);Manchester_bianu1(.in_dat(in_dat),.clk_tong(clk),.clk_fan(clk_fan),.out_dat_tong(out_dat_tong),.out_dat_fan(out_dat_fan),.clr(clr));endmodule//fpj模块:modulefpj(clk,clk_fan);outputclk_fan;inputclk;wireclk2_fan;assignclk_fan=~clk;endmodule//Manchester_bian模块:moduleManchester_bian(in_dat,clk_tong,clk_fan,out_dat_tong,out_dat_fan,clr);inputin_dat,clk_tong,clk_fan,clr;outputout_dat_tong,out_dat_fan;wireout_dat_tong,out_dat_fan;wireout_dat_tong_1,out_dat_fan_1;wireout_dat_tong_0,out_dat_fan_0;assignout_dat_tong_1=(state1[1:0]==2'b01)?(clk_tong&&con):1'b0;assignout_dat_tong_0=(state1[1:0]==2'b10)?(clk_fan&&con):1'b0;assignout_dat_tong=(out_dat_tong_1)||(out_dat_tong_0);assignout_dat_fan_1=(state2[1:0]==2'b01)?(clk_tong&&con):1'b0;assignout_dat_fan_0=(state2[1:0]==2'b10)?(clk_fan&&con):1'b0;assignout_dat_fan=(out_dat_fan_1)||(out_dat_fan_0);reg[1:0]state1;reg[1:0]state2;reg[1:0]dat_reg;regcon;always@(posedgeclk_tong)begincon=1'b0;if(~clr)beginstate1[1:0]=2'b01;state2[1:0]=2'b01;con=1'b0;endelsebegindat_reg[1:0]=dat_reg[1:0]>>1;dat_reg[1]=in_dat;if(dat_reg[1])beginstate1[1:0]=2'b01;con=1'b1;if(state2[1:0]==2'b01)beginstate2[1:0]=2'b10;endelsebeginstate2[1:0]=2'b01;endendelsebeginstate1[1:0]=2'b10;con=1'b1;if(state2[1:0]==2'b01)beginstate2[1:0]=2'b01;endelseif(state2[1:0]==2'b10)beginstate2[1:0]=2'b10;endendendendendmodule2.5功能模块仿真功能仿真采用QuartusII7.2实现程序功能:1.打开Quartus后,新建一个VerilogHDLfile文件,讲上述程序复制到生成的对话框中,保存;2.保存运行后,新建一个VectorWaveformfile文件保存在同一文件夹下;3.将NRZ,Manchester,CLK,RESET导入窗口;4.修改EndTime,CLK和RESET的Countevery;5.将窗口保存同一文件夹下;完成以上步骤就可得到2-2图所示的仿真码。EndTime为00us,Clock为200us时,解码器输出的Manchester、如图2-2所示。图2-2Manchester时序仿真转码器的综合及硬件验证3.1转码器码的综合3.1.1曼彻斯特码转码器在QuartusII软件的图形编译模式下,NRZ码转曼彻斯特码转码器如图3.1所示,综合后的曼彻斯特码转码器内核有3个输入控制端、2个输出端。3.1.2差分码转码器重复上述步骤,可得图3-2的差分码转码器内核,其内核由3个输入控制端、1个输出端。图3-1RZ码转曼彻斯特码转码器图3-2差分码转码器内核3.2图形文件在QuartusII软件的图形编译模式下,通过与软件内部的输入、输出模块联接,并定义各输入、输出端口的名字即得到了转码器的图形文件仿真如图3-3所示。图3-3转码器的图形文件第四章转码器的设计总结4.1设计调试要注意状态机的设计过程是否正确,其中的语言描述语法是否正确,符号的问题,在总体编译的过程中不通过,查出顶层文件名出线错误,经修改后编译通过。4.2设计心得电子设计的必由之路是数字化,这已成为共识。在数字化的道路上,我国的电子设计技术经历了并将继续经历许多重大的变革。从应用小规模集成电路(SSI)芯片构成电路系统,到广泛地应用微控制器或单片机(MCU),在电子系统设计上发生了具有里程碑意义的飞跃。这一飞跃不但克服了纯SSI数字系统许多不可逾越的困难,同时也为电子设计技术的应用开拓了更广阔的前景。它使得电子系统的智能化水平在广度和深度上产生了质的飞跃。MCU的广泛应用并没有抛弃SSI的应用,而是为它们在电子系统中找到了更合理的地位。随着社会经济发展的延伸,各类新型电子产品的开发为我们提出了许多全新的课题和更高的要求。不言而喻,我国的电子设计技术发展到今天,又将面临另一次更大意义的突破,即CPLD,FPGA(复杂可编程逻辑器件ö现场可编程门阵列)在EDA(电子设计自动化)基础上的广泛应用。从某种意义上说,新的电子系统运转的物理机制又将回到原来的纯数字电路结构,但却是一种更高层次的循环,它在更高层次上容纳了过去数字技术的优秀部分,对MCU系统将是一种扬弃,而在电子设计的技术操作和系统构成的整体上却发生了质的飞跃。了解到EDA技术很有发展前景,也运用平时上课学到的知识,实验课中时间操作软件和实体连线中积累的经验,再加上朋友的帮忙和自己的努力,课设如期完成。知识是书本上的文字,只有自己灵活地掌握,熟练地运用才能成为发挥光芒的智慧,令人满意的成果。第五章参考文献[1]潘松,黄继业.EDA技术实用教程.北京:科学出版社,2021[2]卢杰,赖毅.VHDL与数字电路设计.北京:科学出版社,2021[3]宋万杰,罗丰,吴顺君.CPLD技术及其应用.西安:西安电子科技大学出版社,2021[4]王金明,杨吉斌.数字系统设计与VerilogHDL.北京:电子工业出版社,2021[5]梁红兵.安防芯片市场被广泛看好[J].金卡工程.2021(02)[6]林杰.贝能科技专题之(四)NT系列Keeloq解码芯片的应用[J].电子世界.2021

中国企业物流运作现状及发展战略探讨摘要:自从2001年中国加入WTO之后,市场竞争就更加激烈。每个企业为了提高自身的竞争力,努力提高物流水平,降低物流成本。本文将中国物流现状与发达的国家和地区的企业物流运作模式进行对比,提出了中国的企业物流发展战略关键词:企业物流现状;运行模式;发展战略一、中国企业物流的运作现状及弊端

物流战略是很多企业总体战略中必须考虑到的一个重要因素。为了在市场中提升自我竞争了,企业不断在降低物流成本和提高物流水平上下功夫。无论是在国内还是国际市场上,都能够最大程度上的降低成本,同时又不减低服务水平,获得竞争优势。企业物流的管理整体上来说还是处于不完善的阶段,大多停留在纸币时代。比较先进的企业已经配备了电脑,但是依旧没有形成系统的体系和网络。EDL、个人电脑、人工智能、专家系统、通信和扫描等先进的信息技术还未在物流运作中广泛地运用。但是物流是一种新型的管理技术,涉及领域宽广。因此物流管理人员要熟悉掌握企业内物流和因此延伸的整条供应链的管理知识,掌握整个工艺流程,精通物流管理技术。而我国现在十分缺乏具备综合物流知识的管理和技术人才,难以满足企业物流现代化的需求。二、中国企业物流的发展战略1990年以来,在国外,物流已经成为了该国一个重要的经济增长点。但是在中国,物流才刚刚起步。企业之间生产经营,市场运行的各个方面展开竞争。具体体现在技术、人才上包括了物流和供应链。在竞争如此激烈的背景之下,企业进入了一个微利时代,产品的成本和利润变得十分透明。而这用竞争还会不断加深,变得更加激烈,三、发展物流为当务之急

社会的经济环境在不断地发展变化之中,这就要求中小企业从战略发展的高度出发去思考物流的发展问题。在大企业实时物流战略的同时,作为灵活的反应者,中小企业在市场中,也积极采取了行动。希望通过积极的物流战略提升自身的竞争力。信息技术的发展前景大好,经济贸易的高速发展,物流业已经显示出了蓬勃的活力和蕴藏的无限商机,物流服务正逐渐成为中国企业之中最为经济合理的综合服务模式。中国进入WTO的时间还不算长,我国的中小企业应该及时把握住这一机会,在物流市场竞争比较不激烈时加入物流领域,迅速地占领一定的市场份额。但是如果中小企业不作为,等时间再长久一些,将会失去发展物流的优势。

四、从战略角度做物流

现下,我国的许多中小企业还未意识到物流战略以及控制物流成本的重要性。中小企业应当认识到物流战略是提升竞争力的重要手段,并且重视自身物流系统地建设,将物流系统的建设上升到战略高度。事实上,企业物流成本是除了原材料成本之外的最大成本项目。在国外发达国家,它们的物流成本一般控制在10%左右。而我国的现状就不太乐观。我国物流成本一般占总成本30%-40%,鲜活产品占60%左右甚至更多。我们应该看到的是系统完善的物流管理可以节省15%-30%物流成本,很大程度上减少库存和运输成本,对于中小企业来说,技术上和产品质量都比不上大企业。但不得不承认的是,中小企业产品价格更加受消费者青睐,市场需求反应更加灵活迅速。一旦中小企业将物流上升到战略高度,利用先进的物流管理模式,就可以大大的节省产品成本,进一步发挥自身的优势。想要在变幻莫测的市场中屹立不倒。谋求更加长远的发展,中小企业就要把物流放到企业经营管理的战略高度上进行思考。除了考虑要怎样解决仓储运输和商品配送这些物流的基本问题,还要思考怎样把采购、生产和销售过程中的物流活动的有机结合。做到以业务流程为基础,使得物流的一体化。最终达到加强企业的在瞬息万变的市场当中的竞争能力。

我国的中小企业只有突破地域限制、行业的局限,放眼于国内外,才能说真正意义上做好了战略制定,最大限度地把握住了机遇,有效规避风险。具体来的说,就是首先着眼于当前的地域市场的开拓,在获得了本地竞争的优势之后,辐射全国,放眼于全球。

五、重视物流系统的全面改造

发展物流并不是一蹴而就的,它需要一步步地前进。因此中小企业要注重制定详细的物流重组的长期实施计划和发展策略。物流重组需要从物流业务流程、组织机构、企业资源管理系统等方面展开,这样一来才有可能慢慢实现企业物流向供应链管理的“横向一体化”。达到降低生产、库存、运输等环节的成本,最终给客户带来更大的效益,给消费者带去更大的实惠。与此同时,企业的经营者应该打破传统的观念,不再只是局限于投入产出管理问题,如流程再造、压缩成本、加强培训以及有限资源的合理配置问题。企业的经营者应当认识到物流是企业市场营销的基础,从战略高度去思考物流运营成本与市场拓展需要、物流顾客服务的特殊要求之间的动态平衡,做到将物流系统与营销战略有机结合。现代化的物流在国际上又被称为一体化物流、供应链管理、销售链管理等等。不同于传统的物流,现代物流包括了运输、储存、装卸、搬运、包装、流通加工、配送、信息处理、回收等功能。对我国的中小企业来说,发展物流必须重视物流系统的全面改造。以物流供应链思想作为指导,注意对物流管理的强化,积极运用有效策略,全新打造物流的运作与管理体系。

六、从服务角度做物流

在国外,广泛认为物流业归属于服务业。但是现代物流在中国还是新兴产业。它的发展也就紧密伴随着企业经营管理理念而在发展。当代企业政府对物流管理的认识也逐渐提高到了企业和地区的战略理论的高度。当代企业经营管理理念的核心正在从产品制造转向产品销售再转向现代营销和客户服务。并且提出了“一切为客户创造价值”的现代经营理念。人们对于物流的认识早已经从企业自身的“功能性活动”上升为“以满足客户需求为目的”、“努力为客户创造价值,尽力增加顾客让渡价值”的“从供应到消费的运动、储存和配送的计划、执行和控制”的管理过程。消费者的需求不仅仅是商品。以企业的经营和发展的角度来看,物流就等同于服务。服务也是物流的物品之一。它是企业所提供的服务,“服务的实质上也是一种商品”,但是这一点却常常被人们所忽视。七、引进专业物流管理咨询公司中小企业自身的专业力量不足,因此要懂得借助相关的管理顾问公司以及相关研究机构来科学规划企业的物流战略、实施战略和管理体系。要去了解先进物流企业的作以及这样运作的原因所在。在这一过程之中,它们的物流服务理念是如何变化的,怎样做到满足客户需求和市场竞争,企业经营战略相衔接。这有这样,我国的中小企业才有可能成功地进入一个新的市场领域,在现有的市场基础上进一步地替身自身的服务水平,拓展市场份额。许多的企业在管理咨询方面下了许多的功夫,用以探索新管理方式和学习物流技术的运用。中小企想要全面提升企业的物流运作以及管理的水平,更加迅速地构建起一个先进的物流系统以及管理平台,就应当充分利用专业管理顾问公司的优势能力。结语:战略性的规划、投资以及技术开发是最近几年促进物流现代化发展的重要因素。企业亟需解决的不仅仅是仓促运输以及商品配送等最为基本的物流问题,最重要是为了解决怎么样才能在在变化莫测的市场竞争之中谋求生存与发展这一问题。因此企业必须做到将物流放在企业经营管理这一战略高度上去考虑怎样将采购、生产和销售则一系列过程与物流相结合。从而形成以业务流程为基础,形成物流一体化,达到增强企业市场竞争力的目的。物流已然是企业市场营销的基础。作业企业的经理,在物流决策方面应当从战略高度去考虑物流运营成本和市场拓展需要、物流顾客服务的特殊要求之间的动态平衡,仔细思考怎样才能把物流系统与营销战略以及企业的总体战略灵活结合。不再像传统上,只注重如何解决流程再造、压缩成本等投入产出的管理问题以及有限资源的合理配置问题。参考文献【1】孟祥茹

-中国企业物流运作现状及发展战略探讨\o"《山东交通学院学报》"《山东交通学院学报》

-

2013【2】刘铁钢

-

我国第三方物流的发展现状与运作模式探讨\o"《湖南经济管理干部学院学报》"《湖南经济管理干部学院学报》

-

2015【3】郑金花,余洪明

-

我国企业物流运作现状及发展战略探讨\o"《交通企业管理》"《交通企业管理》

-

2010【4】HYPE

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论