大规模集成电路第3章MOS集成电路器件基础课件

第三章MOS集成电路器件基础

3.1MOS场效应管(MOSFET)的结构及符号3.2MOS管的电流电压特性3.3MOS电容3.4MOS管的Spice模型参数3.5MOS管小信号等效电路

3.1MOS场效应管(MOSFET)的结构及符号

3.1.1NMOS管的简化结构NMOS管的简化结构如图器件制作在P型衬底上两个重掺杂N区形成源区和漏区，重掺杂多晶硅区(Poly)作为栅极一层薄SiO2绝缘层作为栅极与衬底的隔离NMOS管的有效作用就发生在栅氧下的衬底表面——导电沟道(Channel)上。宽长比(W/L)和氧化层厚度tox衬底的连接

(a)PMOS管；(b)NMOS管

3.1.2N阱及PMOS

为了使MOS管的电流只在导电沟道中沿表面流动而不产生垂直于衬底的额外电流，源区、漏区以及沟道和衬底间必须形成反偏的PN结隔离，因此，NMOS管的衬底B必须接到系统的最低电位点(例如“地”)，而PMOS管的衬底B必须要接到系统的最高电位点(例如正电源UDD)。衬底的连接如图所示。MOS管常用符号

3.1.3MOS管符号

增强型MOS管的4种常用符号如图所示，其中NMOS管的衬底B应接地，PMOS管的衬底B接UDD。3.2MOS管的电流电压特性

3.2.1MOS管的转移特性其中UTHN(UTHP)为开启电压，或称阈值电压(ThresholdVoltage)。在半导体物理学中，NMOS的UTHN定义为界面反型层的电子浓度等于P型衬底的多子浓度时的栅极电压。

3.2.2MOS管的输出特性

增强型NMOS管的输出特性如图所示。栅极电压超过阈值电压UTHN后，开始出现电流且栅压uGS越大，漏极电流也越大的现象，体现了栅压对漏极电流有明显的控制作用。漏极电压UDS对漏极电流ID的控制作用基本上分两段，即线性区(Linear)和饱和区(Saturation)。若UDS=UGS-UTH,则沟道在漏区边界上被夹断，因此该点电压称为预夹断电压。在此点之前，即UDS<UGS-UTH，管子工作在线性区，此时UDS增大，ID有明显的增大。在预夹断点之后，即UDS>UGS-UTH，管子工作在恒流区，此时UDS增大，大部分电压降在夹断区，对沟道电场影响不大，因此电流增大很小。

非饱和区I-V特性(线性区)

(0<VDS<VGS-VTN)→LdWQdR=dy∙r/sdy反型层

3.2.3MOS管的电流方程

两边做定积分－NMOS器件增益系数与工艺相关的与设计相关的－NMOS器件跨导系数在亚微米以下，考虑沟道长度缩短由上两式：在Xd＝0(Leff=L)处：定义厄雷电压：定义沟道长度调制系数：∵lVDS<<1，忽略上式的二次项：∴得到：较为精确的二级近似模型。一级近似，不考虑沟道长度调制效应IDS不随VDS变化，输出电阻无穷大。二级近似，考虑沟道长度调制效应，IDS随VDS变化，沟道长度调制系数l通常由实验数据得到。沟道长度调制效应所引起的饱和区有限斜率截至区VGS-VTN≤0，没有形成沟道，晶体管不导通。

IDS=0NMOS晶体管I-V特性－总结截至区：VGS-VT≤0

线性区：0<VDS<VGS-VT饱和区：0<VGS-VT≤VDS00.511.522.50123456x10-4VDS(V)IDS(A)VGS=2.5VVGS=2.0VVGS=1.5VVGS=1.0V线性区饱和区VDS=VGS-VT截至区VGSGSDBVDSIDSNMOStransistor,0.25um,Ld=10um,W/L=1.5,VDD=2.5V,VT=0.4V定义：过驱动电压VOD=VGS－VTUTHN、UTHP——开启电压(阈值电压)。假设UDD=5V，则增强型NMOS管：

UTHN≈(0.14～0.18)UDD≈0.7～0.9V增强型PMOS管：

UTHP≈-0.16|UDD|≈-0.8V耗尽型MOS管：

UTH≈-0.8UDD≈-4Vλn、λp——沟道调制系数，即UDS对沟道长度的影响。对NMOS对PMOS

沟道调制系数λ=1/UA对于典型的0.5μm工艺的MOS管，忽略沟道调制效应，其主要参数如表所示。表3-10.5μm工艺MOS管的典型参数

3.2.4MOS管的输出电阻1.线性区的输出电阻

根据线性区的电流方程，当UDS很小(UDS<<2(UGS-UTH))时，可近似有输出电阻RON为2.恒流区的输出电阻

根据恒流区的电流方程若UA=200V,工作点电流ID=1mA，则工作点越低，IDQ越小，输出电阻越大。

3.2.5MOS管的跨导gm

恒流区的电流方程在忽略沟道调宽影响时为平方律方程，即那么UGS对ID的控制能力参数gm为3.2.6体效应与背栅跨导gmb

前面所有结论是在衬底与源极等电位的前提下得出来的，但在集成电路中，在同一硅片衬底上要做许多管子，为保证它们正常工作，一般N管的衬底要接到全电路的最低电位点,P管的衬底接到最高电位点UDD。

但是，有些管子的源极与衬底之间存在电位差，而且，其PN结反偏，即UBS<0。

UBS<0的MOS管（V2）

当UBS<0时，沟道与衬底间的耗尽层加厚，导致阈值电压UTH增大，沟道变窄，沟道电阻变大，iD减小，人们将此称为“体效应”、“背栅效应”或“衬底调制效应”。考虑体效应后的阈值电压UTH为式中：UTHO——UBS=0时的阈值电压；γ——体效应系数，γ的典型值在0.3V1/2～0.4V1/2之间。

UBS<0的MOS管（V2）3.2.8沟道尺寸W,L对UTH和特征频率fT的影响

一般情况下，人们将沟道长度L>3～4μm的MOS管称为“长沟道”，将L<3μm的MOS管称为“短沟道”，而将L(W)<1μm的MOS管的制作工艺称为亚微米工艺。

1.L、W尺寸对UTH的影响

在长沟道器件中，阈值电压UTH与沟道长度L和沟道宽度W的关系不大；而在短沟道器件中，UTH与L、W的关系较大。如图所示，UTH随着L的增大而增大，随着W的增大而减小。2.MOS管的特征频率fT

MOS管的特征频率为其中,τ为电子在沟道中的渡越时间，有

L为沟道长度，μn为电子迁移率，E为沟道电场强度(E=UDS/L)。以上分析表明：·MOS场效应管的性能与宽长比(W/L)有很强的依赖关系;·沟道长度L越小，fT及gm越大，且集成度越高,因此，减小器件尺寸有利于提高器件性能。·提高载流子迁移率μ有利于增大fT及gm，NMOS的μn比PMOS的μp大2～4倍，所以NMOS管的性能优于PMOS管;·体效应(衬底调制效应)、沟道调制效应(λ与UA)和亚阈区均属于二阶效应，在MOS管参数中应有所反映。3.3MOS电容

集成电路器件结构中，将导电层以绝缘介质隔离就形成了电容。MOS集成电路中的寄生电容主要包括MOS管的寄生电容以及由金属、多晶硅和扩散区连线形成的连线电容。寄生电容及与其相连的等效电阻的共同作用决定了MOS电路系统的动态响应（开关速度），一个接有负载的MOS逻辑门输出端的总的负载电容包括下面几部分：(1)栅极电容：与该逻辑门输出端相连各管的输入电容。(2)扩散区电容：与该逻辑门输出端相连的漏区电容。(3)布线电容：该逻辑门输出端连到其它各门的连线形成的电容。

1.MOS电容特性MOS电容的特性与栅极上所加的电压紧密相关，这是因为半导体的表面状态随栅极电压的变化可处于积累层、耗尽层、反型层三种状态。

1)积累层对P型衬底材料上的N型MOS器件，当UG<0时，栅极上的负电荷吸引衬底中的空穴趋向硅的表面，形成积累层。这时，MOS器件的结构就像平行平板电容器，栅极和高浓度空穴积累层分别是平板电容器的两个极板。

由于积累层本身是和衬底相连的，所以栅电容可近似为式中:ε0——真空介电常数；

εox——SiO2的相对介电常数，其值是3.9；

tox——SiO2层的厚度;A——栅极的面积。2)耗尽层当0<UG<UＴ时，在正的栅电压ＵG的作用下，衬底中的空穴受到排斥而离开表面，形成一个多数载流子空穴耗尽的负电荷区域，即耗尽层耗尽层电容由下式来计算：

式中:d——耗尽层深度，它随UG的增加而增加；

εSi——硅的相对介电常数，其值是12。这样,在耗尽状态下，栅极对衬底的总电容相当于栅氧化层电容C0和耗尽层电容Ｃdep的串联，即3)反型层进一步增大栅极电压，使UG>UT，这时P型衬底中的电子（少数载流子）被吸引到表面，形成反型层，实际上就是N型导电沟道。由于在栅极下面形成了一个导电能力很强的反型层，在低频时，栅极电容又变为C0。但是，反型层中的载流子（电子）不能跟随栅电压的高频变化，因此，高频时的栅极电容仍然是最大耗尽状态下的栅极电容，即CGB=C0（频率低于100Hz）高频

2.MOS器件的电容

上面仅仅讨论了MOS器件中栅极对衬底的电容，MOS器件中完整的寄生电容如图所示。MOS器件电容(a)寄生电容示意图；(b)寄生电容电路符号示意图

CGS、CGD——栅极对沟道的集总电容，分别集中在沟道的源区端和漏区端；CSB、CDB——分别为源区和漏区对衬底的电容；CGB——栅极对衬底的电容。图（b）是用寄生电容的电路符号绘制的MOS器件电容模型示意图，由图可见,MOS器件栅极电容由三部分组成：CG=CGS+CGD+CGBCG=CGS+CGD+CGBMOS管的栅极电容在三个工作区的特性是不一样的，下面分别说明。(1)截止区（UGS<UT）。由于沟道还未形成，故CGS=CGD=0，栅极电容仍然可以表示为C0和Cdep的串联模型。CG=CGS+CGD+CGB

(2)线性区（UGS-UT>UDS）。在线性区耗尽层深度基本不变，所以CGB为常数。但此时导电沟道已经形成，CGS和CGD就必须加以考虑，这两个电容与栅极电压的大小有关，其值可用下式估算：CG=CGS+CGD+CGB

(3)饱和区（UGS-UT<UDS）。此时沟道是一强反型层，靠近漏区的一端被夹断，因此CGD=0，而CGS增加为MOS栅极电容近似值

（表中ε=ε0εox）

总的栅极电容与UGS的关系MOS管总的栅极电容的某些成分和栅极电压有紧密联系，但总的栅极电容只有在开启电压附近随UGS变化较大，其它区域均近似等于栅氧化层电容C0。对于数字电路中的开关式器件，UGS可以很快通过该区域，因此，通常可以认为3.扩散区电容

MOS管的源区和漏区都是由浅的N+扩散区或P+扩散区构成的，扩散区也用作互连线。这些扩散区对衬底（或阱）就有寄生电容存在，寄生电容的大小与将扩散区和衬底（或阱）隔开的耗尽层的有效面积成正比，与扩散区和衬底（或阱）之间的电压有关。由于扩散区总是有一定深度的，扩散区对衬底（或阱）的结面积就包括底部面积和周围的侧壁面积两部分。3.扩散区电容

扩散区的厚度往往可以看成一个常数，这样侧壁面积就和侧壁周长成正比。因此,总的扩散电容可表示为

Cd=Cja(a×b)+Cjp(2a+2b)

式中：Cja——扩散区底部每平方微米的扩散电容；Cjp——扩散区侧壁每微米周长的扩散电容；a,b——扩散区的长和宽。3.扩散区电容

扩散区的厚度往往可以看成一个常数，这样侧壁面积就和侧壁周长成正比。因此,总的扩散电容可表示为

Cd=Cja(a×b)+Cjp(2a+2b)

式中：Cja——扩散区底部每平方微米的扩散电容；Cjp——扩散区侧壁每微米周长的扩散电容；a,b——扩散区的长和宽。侧墙沟道axj沟道注入停止位置(NA+)源底面(ND)b衬底(NA)pn结深典型N阱1μm工艺扩散电容值(单位：pF/μm2)

由于耗尽层的厚度和结两边的电压Uj有关，所以Cja和Cjp都是结电压Uj的函数，即式中：Cj0——Uj=0时的结电容;φB——结的内建电势（约为0.6V）;

m——梯度因子，它与结附近的杂质分布有关（约为0.3～0.5）。

4.布线电容

金属、多晶硅、扩散区常被用作互连线，它们相互之间以及它们与衬底之间都会形成电容。采用简单的平行板电容器模型可粗略估计这些电容值的大小为式中:ε——介质的绝对介电常数；t——介质的厚度;A——互连线的面积。

平行板电容模型忽略了由边缘电场引起的边缘效应。互连线对衬底及互连线之间都有边缘效应，这样估算的电容比实际值要小。随着连线的宽度和高度按比例缩小，边缘效应的影响就更加显著。要进一步提高估算精度，就要采用其它更为复杂的模型。平行板电容及边缘效应3.4MOS管的Spice模型参数

目前许多数模混合计