基于FPGA的交通灯控制器设计4(完整资料)

基于FPGA的交通灯控制器设计4(完整资料）(可以直接使用，可编辑优秀版资料，欢迎下载）

引言基于FPGA的交通灯控制器设计4(完整资料）(可以直接使用，可编辑优秀版资料，欢迎下载）随着城乡的经济发展,车辆的数量在迅速的增加，交通阻塞的问题已经严重影响了人们的出行。现在的社会是一个数字化程度相当高的社会,很多的系统设计师都愿意把自己的设计设计成集成电路芯片,芯片可以在实际中方便使用。随着ＥＤA技术的发展,嵌入式通用及标准FPGＡ器件的呼之欲出，片上系统（SOC）已经近在咫尺。FＰGＡ/CＰLD以其不可替代的地位及伴随而来的极具知识经济特征的IP芯片产业的崛起,正越来越受到业内人士的密切关注.FPＧA就是在这样的背景下诞生的，它在数字电路中的地位也越来越高,这样迅速的发展源于它的众多特点.交通等是保障交通道路畅通和安全的重要工具,而控制器是交通灯控制的主要部分，它可以通过很多种方式来实现。在这许许多多的方法之中，使用ＦＰＧA和VＨDL语言设计的交通灯控制器，比起其他的方法显得更加灵活、易于改动,并且它的设计周期性更加短。城市中的交通事故频繁发生，威胁着人们的生命健康和工作生活,交通阻塞问题在延迟出行时间的同时，还会造成更多的空气污染和噪声污染。在这种情况下,根据每个道路的实际情况来设置交通灯，使道路更加通畅，这对构建和谐畅通的城市交通有着十分重要的意义。第一章软件介绍1。１QuarｔusⅡ介绍本次毕业设计是基于FPＧＡ下的设计，FＰGA是现场可编程门阵列,FPGA开发工具种类很多、智能化高、功能非常的强大。可编程QuａrtusⅡ是一个为逻辑器件编程提供编程环境的软件，它能够支持ＶHDL、VerilogHDＬ语言的设计。在该软件环境下,设计者可以实现程序的编写、编译、仿真、图形设计、图形的仿真等许许多多的功能。在做交通灯控制器设计时选择的编程语言是VHＤL语言。在这里简单的介绍一下QuａｒｔｕsⅡ的基本部分。图１-1-1是一幅启动界面的图片.在设计前需要对软件进行初步的了解,在图中已经明显的标出了每一部分的名称。图1-1-1启动界面开始设计前我们需要新建一个工程,首先要在启动界面上的菜单栏中找到Fiｌe,单击它选择它下拉菜单中的“ＮewＰrojectＷizａrd”时会出现图１—１—２所显示的对话框,把项目名称按照需要填好后单击Ｎext,便会进入图1-1－3显示的界面。图1－１-2创建工程框图１-1—3芯片选择框根据自己选择的实验设备选择好相应的芯片型号点击Nexｔ，进入下一个步骤当出现图1-1—5时,点击“Finisｈ”后这个工程就建立好了。图１－1－4仿真器选择框图1-1-５对话框建好工程后开始进行设计,首先在图1－１-６中单击fｉle后选择new，接着会出现图1-１－7，在交通灯控制器的设计中我们选择的是VＨＤLFilｅ,当出现图1-1-8时就可以把编辑的程序敲入编辑器中。图1－1—6工程建好后的界面图1-1-7新建文件类型选择框图１—1－８程序编辑框在第一章中对ＱｕartusⅡ软件的使用做一个简单介绍，设计中的编译和仿真步骤在后面的几章中会做出介绍。第二章交通灯控制器设计的概述2.１控制器设计描述2.1．1设计任务要求设计交通灯控制器，分别在四个方向都安装红、黄、绿三种颜色的交通指示灯，红灯表示停止，绿灯表示通行，黄灯表示左转和直行将要禁止通行，四个方向分别还安装有倒计时的计时器。2。1.2设计要求东西方向和南北方向各有组指示灯，红灯亮的时间为20S,黄灯亮的时间为5Ｓ，绿灯亮的时间为25S。三种灯亮灭的顺序为红灯、绿灯、黄灯。第三章交通灯控制器的设计过程3。1设计方案本设计课题用FPGA来实现智能交通灯的设计,本设计现要研究的问题主要有：智能交通灯的设计方案；各功能模块的设计与实现；如何用ＶHDＬ编写源程序以及进行系统仿真。3．1。1框图设计交通灯控制器设计的框图中包括控制器、分频器、显示器、指示灯、译码器、位选器。当倒计时为零时，控制器改变交通灯的颜色,同时倒计时开始进入下一个倒计时.当有紧急情况出现的时候，四面的交通灯都会变为红灯，紧急情况的处理在设计中是依靠ＨＯＬD键来实现的。图3—1-1-1是交通灯设计的设计框图特殊情况特殊情况计时器位选器显示器（东、西、南、北）译码器控制器指示灯图3—１—１-1交通灯设计的设计框图系统的红、黄、绿灯显示的总时间为50s，具体的亮灯时间和亮灯顺序看表3—1－1-2表3－1－1-2交通灯亮灯顺序与亮灯时间安排东西方向(A灯）Ａ绿灯亮（２0s）A黄灯亮(21—2５s)Ａ红灯亮(26—50s）南北方向（B灯)B红灯亮（0—2５s）Ｂ绿灯亮（26-45s)B黄灯亮(４6—５0ｓ）3。１．２工程流程图创建一个新的工程创建一个新的工程创建VHDL语言文件保存输入的程序将程序输入文件中对程序进行编译，有错误的要进行修改、再编译，直至没有错对程序进行波形的仿真进行图形电路设计、保存、编译、波形仿真、管脚锁定进行硬件仿真图３-1－2工程流程图３。１．3时序图的假象在时序图中，上升沿有效，即为“１"时灯亮，好比ＲedＡ为上升沿（“1”）时Ａ方向的红灯是亮的，相对的ＧreenB也为上升沿（“１”)B方向上绿灯是亮的。具体的时序显示见图３—２时序图。GreenAGreenAYellowARedBYeelowBGreenBRedAAAAA图３-2时序图３。2模块设计3．2.1主控制器模块在QｕartuｓⅡ按照1—1中的方法新建一个工程并新建一个文件项目后，在图１-１-8程序编辑框中将主控制器的程序输入后保存。接着需要对主控制器的程序进行编译,编译的步骤是点击Ｐrｏject→SｅtasTｏｐ将文件置顶，具体的参考图3—２—1-1置顶,接着点击图3—2-1－2的StartＣompiｌａtiｏn进行编译。图3－２—1－1置顶图３—2—1-2编译在编译的过程中,出现了一些错误，在我编译主控制器的程序时，出现的错误是没有将ＣＬＯCK放入PRＯCＥSS()中，将程序中的错误一一改正后有时还会出现些Wａrniｎg，有些Ｗaｒning并不会影响后面的设计步骤。将上面的错面都改正后,就会显示图３-２－1－3所显示的对话框。下一步就是对程序进行时序仿真，图３-2－１—3编译成功程序编译无措后在当前的工程下面新建一个文件，点击Filｅ出现图3—2—1－4新建文件对话框，选择图中显示蓝色的选项就会出现我们想要的界面,把鼠标移在图3－2-1-5时序仿真编辑框中左边的空白处,然后点击右键,选择INＳＥＲT→INＳERTNODEOＲBUS选项出现另一个对话框，选择对话框中的NODEFINDER后就会产生新的对话框，点击LIST是在左下角的空白处会出现很多的引脚，我们选中需要的引脚后确定后，我们需要的引脚就会出现在时序仿真编辑中左边的空白处，我们对输入信号进行设定，若想让输出信号显示为十六进制数，我们可以选中输出信号然后点击鼠标的右键选择VAＬUＥ→COUNTVALＵE后出现的对话框中可以选择自己需要显示的进制类型和进制数的定时等。对输出输入信号编辑完成后保存。在菜单工具栏中选择PROCESSING→SIMUＬAＴＯORTOOL，出现图3－2-1－6的对话框，按照对话框显示的进行设定，点击QENＥＲATFＵNCTIOＮAＬ…→STＡRＴ→RＥPＯＲT，就会得出我们想要的图３-2-1—７主控制器时序仿真图。图3—2－1—4新建文件对话框图3－２-1-5仿真编辑框图３-2—１—6仿真工具对话框图3－２—1－7主控制器的仿真图图３—2—1-7中显示的仿真结果和设计前预计的时序仿真图的结果是相符合的。时序图中的HＯLD是保持信号，当HＯLD信号为有效信号(“1”）时，则四个方向的路灯都是红灯亮，当HOLD无效时，四个方向的信号灯会正常工作。RＥSET信号有效时，计数器的显示就会重新从零开始。图中四个方向的指示灯的亮灭顺序是正确的。图3—２－１-８主控制器的模块主控制器的时序仿真完成后，一个程序的设计、仿真就已经暂时结束了,下一步还要进行图形的设计，在总的图形设计前,需要先将每个程序都生成模块，为之后的设计做好准备。点击Filｅ→Ｃｒeａte\Upｄadｅ→CreaｔeSymbｏlＦｉlesforCurｒentFile,完成这个操作过程后便会生成主控制器的模块,具体的看图3-2-1－8主控制器的模块。模块中主要有CLOCＫ、ＲESET、HＯLD、NUMＡ、NＵMB和六个指示灯的输出.3.2.２分频器模块设计中需要用到1秒钟的脉冲，分频这个模块就是为了改变频率脉冲波，使２0Ｍhz的频率最终变为1hz的脉冲，这样就可以得到一个周期是1秒钟的脉冲，分频器的程序见附录.具体的程序编译过程和仿真的过程和主控制模块中谈到的过程是相同的。按照上面谈的步骤完成后就会得到图３—2—2-1分频模块的时序仿真图。图３－２—2-1分频模块的仿真图图3-２-2—２分频模块分频的程序经过编译和时序仿真图后生成的模块是图3—2—2-2分频模块所显示的20ｍhｚ的脉冲通过第一模块时变为10hz，再经过第二个模块后变成1hｚ的脉冲.3。2.3提取显示值模块提取显示值的功能是在10ｈｚ的速度下提取显示值，得到的是显示时间值的十位和个位。图3—2—3—1提取显示值的时序仿真图中NUＭIN是主控制器的输出值,NUＭＡ和ＮUMＢ两个输出端口是要显示的值的高位和低位。高位的最大输出值是为二的四位二进制数,低位的最大输出值是为九的四位二进制数.图3-2-３-2是提取显示值生成的模块.提取显示值的程序见文章的附录.图3—2-3-1提取显示值的仿真图仿真图中，NＵMB先从0开始计数，当计到9时NＵＭＡ计为1，NUMB重新从0开始计数，当计到9时NUMA会计为2,NＵMＢ再次从０开始计数，当NUMA（高位）计数到2时,ＮUMＢ的最大值输出为5。图3—2-３-2提取显示值的模块3.２。4动态扫描模块ＬED显示的工作原理是利用人类的视觉特性。七段ＬED数字显示块是由“a、ｂ、c、d、ｅ、ｆ、g、ｄp”这几段组成的,LED的显示原理就是要看这八段中的哪几段是亮的,那几段是灭的。每段管子不是同时被点亮的并且点亮的时间都是极短的，又因为变化的时间很短暂,亮灭的过程中留下的余光会给人一种错觉,人的眼睛觉得是一组静态的显示灯。具体的动态扫描的程序请看正文后的附录。图3－2－4－1是动态扫描的时序仿真图，图３－2-4－2是动态扫描生成的模块。图3—2—4－1动态扫描的时序仿真图图３—２－４—２动态扫描的模块3.2.5位选器模块位选程序的输入和编译完成后,对程序进行仿真,仿真的步骤依然和上面谈到的一样，下面两幅图一张是位选程序的时序仿真图,另一幅是位选程序生成的模块.见图3—２—5-1和图3-2－5－2.图３—2-5－1位选时序仿真图图3-2—5－2位选模块３.２．6译码器模块译码器是将要显示的数字转换成驱动七段数码管的信号，程序中的NＵM与动态扫描模块相连，将四位二进制数转换为八位二进制数，再通过LEＤ８输出.译码器的程序编辑和编译步骤也和前面所说的相同.当译码器编译成功后进行仿真，仿真的结果见图3—２—6-1译码器的时序仿真。像时序仿真图中显示的一样，当ＮＵＭ输入“00０0"时LED８便会输出“0０1１1１11”显示数字“0”，当ＮUＭ输入“000１”时LED８输出“0０0０01１0”显示数字“1”。图3－２-6-2是译码器程序生成的模块。图3－2－6-1译码器的时序仿真图图3－2-6—2译码器模块３.3图形设计3.3。1图形设计的生成将每个程序都编译、仿真完成后,下一步就是要设计图形仿真,在进行图形的时序仿真前,要先进行图形的编辑和编译.要建立一个新工程和图形编辑的文件的的过程是点击File→Ｎeｗ→BｌockDiagraｍ/SｃhｅmaｔicＦｉｌe.（见图3-３—1-1）图3-３－１－１新建一个文件的对话框新建了一个文件以后,就要开始编辑图形了，要把每一个模块都找出来，选择Ａssignmeｎt→Sｅttiｎgs后出现图３－3-1—2的对话框,在左边找到lｉbraｒｉes，单击它以后会出现图３－3—１-2右边显示的内容,再点击处可以找到之前生成的那些模块所在的文件夹，把它们一次性添加在ｌibrariｅs中,这样可以为后面图形设计做好准备,全部添加完成后点击“OK”,这样在元件库中就可以找到生成的那些模块了。选择Ediｔ→InserｔＳyｍboｌ后出现图3—3—１—3的对话框，在这里就可以显示出上面生成的模块和软件中原本存在的元器件,按照设计中的需要选出模块和元件。图3—３－1—2ｌibraries对话框图３-3—1－3元件库对话框图３—３-１—4编译对话框图3-３—１-4中标明了每个快捷工具的用途，选择合适的工具把选择好的模块和元件连接起来。然后将连接好的图形文件保存以后进行编译。3。３。2仿真结果图３-3—２－1图形设计的时序仿真图图形设计编译完成以后按照程序的时序仿真的过程对图形设计进行时序仿真，给CLＫ适当的信号，并且要给输入值定义正确的值,开始仿真后会出现图3－３—２—１就是编译后的时序仿真图。图形设计的时序仿真图中主要显示的是红、黄、绿灯之间的亮灭关系和ＬEＤ8显示的数值变化过程,还有位选输出端的变化，时序图中可以很容易看出当计时数计数到某一个值的时候东西方向和南北方向是什么颜色的指示灯在工作。当A路的绿灯亮时，B路的红灯亮，A路的绿灯亮20秒后，Ａ路的黄灯亮5秒……由此可以很容易的看出指示灯的亮灭是正确的。３．4管脚的锁定管脚锁定是为了为硬件仿真做准备。当所有的设计都完成后，接着要对图形设计进行管脚的锁定。先确定设计时确定的器件类型和实际的硬件类型是不是一样,选择Asｓiｇnmeｎts→Deviｃe，在出现的对话框中认真确定选择的器件是不是正确的。接下来选择Aｓsiｇnmenｔs→Pins进入图３—4—1中，用鼠标双击Location就可以设定管脚了。图3—4—2是在这次毕业设计中使用到的芯片ＡCＥX１K－EＰ1K100QC208—3.图３-4—3是完成编译、时序仿真、管脚锁定这些步骤后的图形设计。图3-4－１管脚锁定对话框图3—4-２芯片ACEX1K-ＥP1K100QC208－３图3-4—３最终的图形设计表３—4-1管脚和相应的功能序号名称功能管脚口1CＬK时钟信号792HOLD保持键73REＳET复位键84RｅｄAA路口的红灯11５ＧｒｅｅnAA路口的绿灯1３６YellowＡA路口的黄灯157RｅdＢB路口的红灯１2８ＧreｅnBB路口的绿灯149YeｌlｏwBＢ路口的黄灯１６１０LED8LＥＤ数码管２４—31１1ＳI位选３６—39在这次毕业设计中,我们用的芯片是AＣEX1K-EP1K100QC208-３,图3－4—３就是设计所用的芯片,褐色小点是设计中锁定的管脚。而表3—4—1是锁定的管脚和相应的功能。结论经过了两个多月的努力，毕业设计终于完成了.这次的毕业设计是在大学期间完全没有接触过的知识，在两个月的时间里我已经对FPGA有了一定的认识,又学到了新的知识。刚开始做这个课题时，我从知网和图书馆找了很多的资料，在对这些资料整理的过程中开始一点点的熟悉FＰGA和VHDL语言，最初我连最基本的程序都看不懂，经过努力后，我不仅可以看懂程序还可以利用QuarｔusⅡ软件对程序进行编译、仿真。这次毕业设计的经历提高了我的自学能力，当我遇到一个问题的时候，我会认真的查找出错的地方,然后想办法把它解决掉，一个程序的仿真结果出来后，我还会认真的查看仿真的结果是不是正确的。在做硬件实验时，开始我反复琢磨了很久都没有做出来，通过和老师同学的交流，我终于成功的做出了硬件的仿真.这次的毕业设计结果可以按照设计的正常运行。这次毕业设计告诉我，只要努力、认真，再难再陌生的东西都能够做的出来.FPGA课程设计——交通灯控制器通信工程学院电科０７01班罗超（1７)第一部分技术规范1。1功能描述：实现一个由一条主干道和一条支干道的汇合点形成的十字路口的交通灯控制器，具体功能：(1）主、支干道各设有一个绿、黄、红指示灯，两个显示数码管。（2)主干道处于长允许通行状态，而支干道有车来时才允许通行。当主干道允许通行亮绿灯时,支干道亮红灯.而支干道允许通行亮绿灯时，主干道亮红灯。(3）当主干道、支干道均有车时,两者交替允许通行,主干道每次通行４５秒，支干道每次通行25秒,在每次由绿灯向红灯转换的过程中,要亮５秒的黄灯作为过渡，并进行减计时显示。每个周期结束时都要进行支干道是否有车的检测,若有车则进行下一个周期，若没有，则主干道亮绿灯，支干道亮红灯，直到检测到支干道有车。1。2系统总体框图：根据设计要求和系统所具有的功能,并参考相关的文献资料，经行方案设计,可以画出如下图所示的交通信号灯控制器的系统框图。时钟分频模块交通灯控制模块时钟分频模块交通灯控制模块扫描显示译码模块clkrstcarsignal计时模块数码管段码sel数码管位码segLED灯名称方向电平位宽功能clｋＩnｐut３。3Ｖ1系统时钟信号（1０KHZ)carsignalＩnpｕt3。3V1检测支路是否有车rstIｎｐut３．3V1复位信号leｄＯutput3。３Ｖ６LED灯sｅlOｕtput3。3V７数码管段码sｅｇOutput３。3V4数码管位码表一:系统总体Ｉ/O管脚的描述注：其中系统时钟的频率选为10KHZ,复位采取同步复位方式,且低有效.支干道检测到有车时，ｃarｓiｇｎal=1；否则,carｓigｎaｌ=0。方案核心：在交通灯控制器的设计中，交通灯控制及计时模块是本设计的关键模块。第二部分总体设计方案交通灯2.１系统详细框图：在系统总体框图的基础上进一步详细设计，得到如下系统详细框图.rstLED灯carsignalclk显示控制单元定时模块显示单元交通灯控制模块时钟分频模块rstLED灯carsignalclk显示控制单元定时模块显示单元交通灯控制模块时钟分频模块译码单元译码单元数码管显示数码管显示图三:系统详细框图注：系统总体Ｉ／O管脚描述请查看技术规范。２。2具体模块设计１．时钟分频模块系统的动态扫描需要１0ＫHZ的脉冲，而系统时钟计时模块需要１HZ的脉冲.分频模块主要为系统提供所需的时钟计时脉冲。该模块将10KHＺ的脉冲信号进行分频，产生１Ｓ的方波(占空比为50%)，作为系统时钟计时信号。clkclk时钟分频模块rstclk_out图四：时钟分频模块框图Ｉ/O管脚描述如下：名称方向电平位宽功能clkiｎput3．３V1系统时钟（10KHＺ）rｓtｉnput3．３V１复位信号clｋ_oｕｔoutｐut3。3Ｖ1分频后时钟信号（1ＨZ）表二：时钟分频模块I/O端口描述注:系统时钟的频率为10KHZ，分频后的时钟信号为1HＺ（占空比为５0%).复位信号为同步复位,且低有效.2。交通灯控制及计时模块控制模块JTＤＫＺH：根据主干道、支干道输入信号以及时钟信号CLK,发出主、支干道指示灯的控制信号，同时向各个定时单元、显示控制单元发出使能控制信号产生系统的状态机，控制其他部分协调工作。计时模块分别实现45s,25s,5ｓ的定时,根据主、支干道输入信号和时钟信号以及交通灯控制器发出的使能信号按要求进行定时用来设定主干道和支干道计时器的初值,并为扫描显示译码模块提供倒计时时间.控制模块采用状态机进行设计，可以定义出５种状态,分别为S0:主干道绿灯,支干道红灯且没有车辆行驶；S1:主干道绿灯，支干道红灯且支干道有车辆驶入;S２：主干道黄灯，支干道红灯；S３:主干道红灯,支干道绿灯；S4:主干道红灯，支干道黄灯。利用ＣAＳE语句定义状态的转换方式及时间的变换方式,达到主干道绿灯亮４5秒，支干道绿灯亮25秒，黄灯亮5秒的设计要求.clk_outclk_outcarsignalrstled交通灯控制模块count_H_1count_L_1count_H_2count_H_2图五：交通灯控制及计数模块I/O管脚描述如下:名称方向电平位宽功能ｃlｋ_outInｐut3。3V１分频后时钟信号（1HZ）ｒstＩnpｕｔ3.3V1复位信号(同步复位）ｃarsigｎalIｎpｕt3．3V1检测信号（低有效）coｕnｔ＿H_1Ｏutpuｔ３.3V4主干道时间高位译码counｔ＿L＿１Oｕtｐut3.３V4主干道时间低位译码ｃouｎt_H_2Ｏutpｕt3。3V４支干道时间高位译码counｔ_Ｌ_２Ｏuｔｐut3.3Ｖ４支干道时间低位译码ledOｕｔpuｔ3。3V6LＥD灯表三:交通灯控制模块I/O端口描述系统的状态图如下所示carsignal=0carsignal=0S0S3carsignal=1S3carsignal=1S1S2S2S0：主干道绿灯，支干道红灯S１：主干道黄灯，支干道红灯Ｓ2：主干道红灯,支干道绿灯S3：主干道红灯，支干道黄灯3。扫描显示译码模块扫描显示译码模块可以根据控制信号，驱动交通信号灯以及倒计时数码管的显示，其中数码管的显示采用动态扫描显示。rstrstclksegsel扫描显示译码模块count_H_1count_L_1count_H_2count_H_2图六:扫描显示译码模块框图该模块的Ｉ／O管脚描述如下:名称方向电平位宽功能ｃlkInpｕt３。3V１系统时钟信号（１０KHZ）rsｔＩnｐuｔ3．3V1复位信号（低有效）count＿Ｈ＿1Iｎｐｕt3。3Ｖ4主干道时间高位译码ｃｏｕｎt_Ｌ_1Ｉnｐｕt3．3V4主干道时间低位译码cｏunt_H_2Input3.３V4支干道时间高位译码coｕｎｔ_L＿２Input3.3V4支干道时间低位译码selOutpuｔ3．３V7数码管段码ｓegOuｔput3.3V3数码管位码表四：扫描显示译码模块I/O端口描述第三部分仿真结果Mｏdｅｌsｉm前仿真Ｑuarｔuｓ2后仿真第四部分源代码分频模块:moｄulefenpiｎqi（clk，rst，clｋ_odｄ)；ｉnputclｋ，rst；oｕtpuｔclk＿odd；regclk_odd；rｅg[13:0］cｏｕnt；paramｅｔerN＝10；ａlｗａys＠（ｐoｓeｄgeclk）if（!ｒｓt）bｅgincount<=1’b０;ｃｌk＿oｄd〈=1'b0；endelseiｆ(count〈N/2-1）bｅgｉnｃoｕnｔ〈=counｔ＋1’b1；endelsebegincｏuｎt〈=1＇b0;cｌk＿odd〈=~cｌk_ｏdd；enｄendmoｄule控制及计时模块：ｍodulecontrｏl(led,cａr，rsｔ,clk，counｔ_H_1,ｃoｕnt_L_1，ｃounｔ＿H_2,cｏｕnt_L_2）;outｐut[3：０］count＿H_1，count_L_1,ｃounｔ_H_2,count_L_2；outpuｔ[5:0］ｌed;inpuｔclk，ｒsｔ,car；rｅｇ［5:０］led;reg[3:0］coｕnt_H_１,count＿L_１,cｏunt＿Ｈ_2，ｃoｕnｔ_L＿2;reｇ[1:0］ｓtａｔe；ｐaｒamｅｔerS0=2＇b０0，S１=２’ｂ01,Ｓ2=2’b10,Ｓ3=２'b１1；alwayｓ＠（posedgｅclkorｎegｅdgeｒｓt)iｆ（！rsｔ)bｅginｌed＝6'b010100；sｔａte=Ｓ0；couｎｔ_H_1=４’b０００0；couｎt_L_1=4＇b00０0；count_H_2＝4’b00０0；count_Ｌ＿２=４＇ｂ000０；endelsebｅgincaｓｅ（staｔｅ)S0:ｂeｇinBegiｎｉf（！car）beginled=6＇b010１00;//ｃoｕnt_H_1=4’b0１0０;cｏunt_L＿1＝4’b0101;//？?？ｃount_Ｈ_1=4'b0１11;cｏunt＿Ｌ_１=4'b０１１１；endelseｂｅgiｎif（ｃoｕnt＿H_1==4＇b01１1）bｅｇｉnｃounｔ_Ｈ_１＝4’b０1００;count_L＿1＝4'ｂ0101;coｕnt_Ｈ_２＝4＇ｂ０101；ｃｏunt_L_2＝4＇b０000;endeｌｓeｉf(count_L_１=0)iｆ（coｕｎt_H_1==0）ｂeｇinｌｅｄ=6'b001１00;coｕｎｔ_H_１=４'b00００;count_L_1=４'ｂ01０0；state＜=S1;iｆ（coｕｎt＿L_2＝=0）ｂｅginｃouｎt＿H_2＜=cｏｕnt_Ｈ_2—1'ｂ1；count_Ｌ_２<=4’b1001；endelseｂｅgｉｎcount＿L_２<=count_L_2－１＇b1;ｅｎdendelsｅｂegiｎcoｕｎｔ_H_1<=count＿H_1-1’b１；coｕnt_L_１＜=4’b1001；ｉf（cｏｕｎt_L＿2=＝0)ｂeｇｉncounｔ_H_2＜=cｏｕｎt_H_２—1＇b1；count＿L＿2＜=4’b1001;enｄｅlsebeｇincount＿L＿2<＝count＿L_2－1'b1；endendelｓebｅｇinｃounｔ_L＿１＜=count＿L_１-１’ｂ１；if(count_L_2==０)begincount_H＿2<=cｏunt＿H＿2－1’b１;count_L＿2〈=4＇b1001；endelsｅbegiｎcounｔ＿L_2〈=count＿Ｌ_2-１’ｂ1；endendendend/＊beginｉｆ（!ｃaｒ）bｅgincouｎt＿H_2＝４＇b0101;count_L_２=4’b0０00；endelｓｅif(cｏunｔ_L_2==０）begincｏuｎｔ_H_２<=count_H_2—1＇b１；cｏｕnt_L_2<＝4'b100１；endeｌsebｅgincounｔ_L＿２<=count_L＿２-1’b１;eｎｄend＊/ｅｎd/*ｉf(cｏunt_L_1=＝0）bｅｇiｎｉf(counｔ＿Ｈ＿1＝＝0）ｂｅgiｎｌed=6＇b００1１０0；count_H_1=４＇b0000;couｎt_Ｌ＿1=4'b0100；state＜=S1;endｅlsｅbegincoｕｎt_H_1〈＝ｃoｕnt_H_1—1＇b1；count_L_１〈=４＇ｂ1０01;ｅndｅndelsebeｇincoｕnt＿Ｌ_1<=count_Ｌ_1—1'b1；endif（！car）beｇincount_Ｈ＿2＝４'ｂ010１；coｕnt_Ｌ_２=4’b0000；endelｓeif（ｃouｎｔ_Ｌ_2==0）bｅgincｏunt_H＿2<＝cｏｕnｔ_H＿2-1＇b１；count_L_2〈=４’b１00１;eｎdeｌsebeｇincouｎt_L_2〈=cｏunｔ＿L_２—1'b１；enｄＳ1：bｅginｉf(cｏunt_L_1＝=0)bｅginif（cｏunt_Ｈ_１==0）beｇinled=６'b１０0010；coｕnｔ＿Ｈ_1=４'b０010；coｕnt_L＿1=４'ｂ１０01;ｃount_Ｈ_2=4’ｂ0010；cｏunt_L_2=4'b01０0;statｅ〈=S2;endｅlｓebeｇｉncount_H_1<=coｕnｔ＿Ｈ_1—１’b１；cｏｕnt_H＿2<＝counｔ_H＿2—1＇b1;endendelｓeｂｅgiｎcｏｕnt_L_1〈=count＿Ｌ＿１-1'ｂ1；count＿L_２〈=count_L_2-1'b１;endenｄS2：beｇinif（cｏuｎｔ_L＿2==0）ｂeｇiniｆ（ｃouｎt＿H_２＝=０)begｉnled=6＇b1０0０01；count_H＿2=4'ｂ0000;ｃount＿Ｌ_２=4＇b010０;state〈=Ｓ３;elsebeginｃouｎt_H_2<=coｕnt_Ｈ_2-1'ｂ1;count＿L_2=4'b１0０1;endｅndｅlsｅbｅgiｎcoｕnt_L＿2<=count_L＿2—1＇b１；endif（cｏunt_L_1＝=0）beginbeｇiｎｃｏunt＿H＿1＜＝cｏunt_H_1-1’b1；coｕｎｔ_L＿１=4’b1001；endendelsebegincｏunt_L_1〈=ｃoｕnt_L_１-1'b1;endendS3：beｇｉnif(ｃouｎｔ＿L_2==０)bｅginif（counｔ_Ｈ＿２==０）bｅginled＝6'b0１0１00；cｏuｎt_H_１=４’ｂ0100;ｃount_L＿1=4'b1０01；coｕnt_H_2=4＇ｂ0１00；count＿L＿2=4'b０1００;statｅ<＝S0;eｎｄeｌｓｅbｅｇincouｎt_Ｈ＿1〈＝cｏunｔ_H_1—1’ｂ１;ｃouｎt_H_２＜=ｃｏunt_Ｈ_2-1’b１；eｎdenｄeｌsebｅｇiｎcounｔ_L_1<=cｏunｔ_Ｌ＿1－1’b1;counｔ_L_２<＝ｃoｕｎt_Ｌ＿2—1’b1；eｎdendcaseenｄenｄmoｄule扫描译码显示模块：ｍodulｅsaomiao(rst，ｃlk，ｃount＿H_１，count_L_1,couｎt＿H_2,coｕnｔ_L_2，seｌ,ｓｅg）;inputｒst,clk；ｉｎpｕｔ［3:0]cｏunt＿Ｈ_1,count_Ｌ_1，ｃｏunt_H＿２，cｏunt_L_2;oｕtｐut［6：０］sel;oｕtput[3:0］ｓｅg；reg［6:0]sel；rｅg［３：0］sｅg；reg[１5:0］ｃount;ｒeg[1:0]ｃnt；reg［3：0］daｔa；reｇclｋ＿odd;ａlwaｙｓ@（pｏsedgｅclkｏrnegｅdgerst)begｉniｆ（!rst）ｂegiｎcount<=0；clk_ｏｄd〈=0;ｅｎdelsｅｉf（ｃｏｕｎt==１6＇d2）beginclｋ_odd<=~clk_odd；count〈=0；eｎdｅlseｃount〈＝coｕｎt+1’ｂ1；endａlwayｓ＠(negｅdｇerstorposedgｅclk_ｏｄd)/／？？？？１msiｆ（！rst)begｉncnt〈=2'b０0；ｅnｄeｌsecnｔ〈=cnｔ＋１’b1；alwayｓ＠（negeｄｇｅrｓｔorposedgｅclk）ｉf(！rsｔ)ｂegin/／sel=7’b0000０00；ｓeg=4＇b111１；ｅｎdelｓeｂeginｃａse（ｃｎt)2＇b00：ｂegiｎｓeg=4＇b1１1０；ｄata=count_H_1;ｅnd2'ｂ0１:begiseg=4'b110１;//？?？？？datａ=cｏunｔ＿L_1；end２＇b10:ｂeｇin//？？???ｓｅｇ=4＇b1０11；data=couｎｔ_H_２；end２'b１1:begin//?？??？seg=４'b0１11；data=cｏuｎt_L_2；enddｅfaulｔ:beｇin/／sｅｌ=8'b００00000;sｅg=４'ｂ０000；endeｎｄcasｅenｄalｗayｓ@（ｄataorｓeｇ)ｂｅgincase(datａ）4’b00０0:ｓel=7'b１1１１11０;4＇b０00１:sｅl=7＇b０110000;4’b0010:sｅｌ=7＇b1１0110１;４’b0011：sｅl=７＇b１111001；4'ｂ0100:ｓeｌ=7’ｂ01１0011；４’b0101:ｓeｌ＝7’b1011011；4'b0１１0:ｓeｌ=7’b10１1１11;4＇ｂ011１：sｅl=7’b11１000０；4'b10０0:sｅl＝7’ｂ１111１11;４＇b１001:ｓeｌ＝7＇b1111011；ｄｅｆaｕlt：sｅｌ＝７'ｂ11111１0；endcａｓeｅndendmodulｅ顶层模块：mｏduｌeｊiaotongdeng(clｋ,rst，car，led,ｓel，seg，count_H＿1,counｔ_L_１，ｃounｔ＿H_2，cｏunt＿Ｌ_2，clｋ_odd)；inpｕｔclk，ｒst,cａr；oｕtｐｕt[3:0]seg；outpuｔ［6:0］sel;output[5：0］leｄ;ouｔput[３:0]count_H＿1，count_L_1,ｃount_Ｈ_２，ｃounｔ_L_2；ｏｕtpuｔclk_odd;wｉｒe[３:0]count_H_1，couｎt＿L_1，ｃouｎt＿H＿2，ｃouｎｔ_L＿2;wｉrｅｃlk_ｏdｄ；ｓａomiaoee(ｒst,clk_oｄd，cｏunｔ_H_１，ｃount_Ｌ＿1，cｏuｎｔ_H_2,coｕnｔ＿L_2，seｌ,seg）；cｏｎtｒoｌrr（led,ｃar，rｓｔ,cｌk_ｏdd,count_H_1，cｏunｔ_L＿1,ｃouｎt_H_2，couｎt_L_２)；feｎｐｉnqiｔｔ(ｃｌｋ，rｓt,clk_odd）；ｅndmodｕｌｅ激励模块：`defiｎｅTRＵE１＇ｂ1`defineFALSE1＇ｂ０ｍoｄｕlｅstimulｕs；wｉre［3：0］SEG;wirｅ[6：0］ＳEL;wiｒe［5:0]LＥＤ；wire[3:０］ｃount_H_1，cｏunt_L_１，couｎt_H＿2,count＿L_2;wireｃlk_odｄ；regCＡR＿ON_CＮＴRＹ_RＤ;ｒｅgCＬOCK,RST；jiａoｔｏｎgdengｊiaotongdeng１(CLOCK，RST，ＣAR_OＮ＿ＣNTRY_RD，LEＤ，SEL，SEG,couｎt_H＿1，cｏunｔ_Ｌ_1,cｏuｎt＿H_2,coｕnt＿L_2,ｃｌk_ｏｄｄ)；initial$moniｔｏr（$ｔime,”led=%b，sel＝％b，seｇ=%b"，LED，SEL，SEG）;inｉtialbｅginCLOCK=`FALSE；foｒeveｒ＃5CLＯCK=~CLOCK;endiｎitｉaｌbeｇinRＳＴ=`FALSＥ;repeat（2)＠（nｅgｅdgeＣLOCK）;RＳＴ=`TRUE；endinitｉａlｂｅginＣAR_ＯＮ_CNTRY_RD＝1＇b0;ｒepeat(2０)＠（nｅｇｅdgｅCLOCK)；CAR_ON_CNＴRY_RＤ=１＇b1;repeａt（５00)＠(negedｇeCLOCK)；ＣＡＲ_ＯN_CNＴRY＿RD=1’b0;ｒeｐｅat（5００）＠（negeｄgeCLOCK）;ＣAR_ＯN＿CNTRY_RＤ＝1'b1；ｒepeat(2400）＠（neｇedgeCLOＣＫ)；＄sｔop;eｎｄendmｏdule引言随着城乡的经济发展，车辆的数量在迅速的增加,交通阻塞的问题已经严重影响了人们的出行.现在的社会是一个数字化程度相当高的社会,很多的系统设计师都愿意把自己的设计设计成集成电路芯片,芯片可以在实际中方便使用。随着EDA技术的发展,嵌入式通用及标准ＦPGA器件的呼之欲出，片上系统(SOC）已经近在咫尺。FPGA/CPＬＤ以其不可替代的地位及伴随而来的极具知识经济特征的IＰ芯片产业的崛起，正越来越受到业内人士的密切关注。ＦPＧA就是在这样的背景下诞生的，它在数字电路中的地位也越来越高，这样迅速的发展源于它的众多特点.交通等是保障交通道路畅通和安全的重要工具，而控制器是交通灯控制的主要部分，它可以通过很多种方式来实现.在这许许多多的方法之中,使用FPGA和ＶHＤL语言设计的交通灯控制器,比起其他的方法显得更加灵活、易于改动,并且它的设计周期性更加短。城市中的交通事故频繁发生，威胁着人们的生命健康和工作生活，交通阻塞问题在延迟出行时间的同时，还会造成更多的空气污染和噪声污染.在这种情况下,根据每个道路的实际情况来设置交通灯,使道路更加通畅,这对构建和谐畅通的城市交通有着十分重要的意义.第一章软件介绍1.1ＱuartusⅡ介绍本次毕业设计是基于ＦPＧＡ下的设计,FPＧA是现场可编程门阵列，FＰGA开发工具种类很多、智能化高、功能非常的强大。可编程ＱｕａrtusⅡ是一个为逻辑器件编程提供编程环境的软件，它能够支持VHDL、VerｉloｇHＤL语言的设计。在该软件环境下，设计者可以实现程序的编写、编译、仿真、图形设计、图形的仿真等许许多多的功能。在做交通灯控制器设计时选择的编程语言是VHＤL语言。在这里简单的介绍一下QuaｒtuｓⅡ的基本部分.图1-1-1是一幅启动界面的图片.在设计前需要对软件进行初步的了解,在图中已经明显的标出了每一部分的名称。图１-1—1启动界面开始设计前我们需要新建一个工程,首先要在启动界面上的菜单栏中找到Fiｌｅ，单击它选择它下拉菜单中的“NｅｗProjectWiｚarｄ”时会出现图1－1—2所显示的对话框，把项目名称按照需要填好后单击Next，便会进入图1-１-3显示的界面。图1－１-2创建工程框图1－１—３芯片选择框根据自己选择的实验设备选择好相应的芯片型号点击Next，进入下一个步骤当出现图1-1-5时,点击“Fｉnish"后这个工程就建立好了。图1-1-4仿真器选择框图１-1－5对话框建好工程后开始进行设计,首先在图１-1－6中单击ｆｉle后选择nｅw,接着会出现图1-1—7，在交通灯控制器的设计中我们选择的是VHDLFile,当出现图１—1-8时就可以把编辑的程序敲入编辑器中.图１-1-6工程建好后的界面图１—1-7新建文件类型选择框图1-1-8程序编辑框在第一章中对QuaｒｔusⅡ软件的使用做一个简单介绍，设计中的编译和仿真步骤在后面的几章中会做出介绍。第二章交通灯控制器设计的概述2．1控制器设计描述2．1．１设计任务要求设计交通灯控制器，分别在四个方向都安装红、黄、绿三种颜色的交通指示灯，红灯表示停止，绿灯表示通行，黄灯表示左转和直行将要禁止通行，四个方向分别还安装有倒计时的计时器。2．１．2设计要求东西方向和南北方向各有组指示灯，红灯亮的时间为2０S,黄灯亮的时间为５S,绿灯亮的时间为25S。三种灯亮灭的顺序为红灯、绿灯、黄灯。第三章交通灯控制器的设计过程3。1设计方案本设计课题用FPＧA来实现智能交通灯的设计,本设计现要研究的问题主要有：智能交通灯的设计方案；各功能模块的设计与实现；如何用VHDL编写源程序以及进行系统仿真。3．1。1框图设计交通灯控制器设计的框图中包括控制器、分频器、显示器、指示灯、译码器、位选器。当倒计时为零时，控制器改变交通灯的颜色,同时倒计时开始进入下一个倒计时。当有紧急情况出现的时候，四面的交通灯都会变为红灯，紧急情况的处理在设计中是依靠HOLD键来实现的.图3—1—1-１是交通灯设计的设计框图特殊情况特殊情况计时器位选器显示器（东、西、南、北）译码器控制器指示灯图３-1-1—1交通灯设计的设计框图系统的红、黄、绿灯显示的总时间为50s,具体的亮灯时间和亮灯顺序看表3—1-1-2表3-1—1-2交通灯亮灯顺序与亮灯时间安排东西方向（A灯）A绿灯亮（20ｓ）A黄灯亮（21—２5ｓ)A红灯亮（２6—50s)南北方向(B灯）B红灯亮（０-2５ｓ）B绿灯亮（２６—４5s)B黄灯亮（46-50s）3。1．2工程流程图创建一个新的工程创建一个新的工程创建VHDL语言文件保存输入的程序将程序输入文件中对程序进行编译，有错误的要进行修改、再编译，直至没有错对程序进行波形的仿真进行图形电路设计、保存、编译、波形仿真、管脚锁定进行硬件仿真图3—1-２工程流程图３．1。３时序图的假象在时序图中，上升沿有效,即为“1”时灯亮,好比RｅｄA为上升沿（“1")时A方向的红灯是亮的，相对的GrｅenB也为上升沿（“１”)B方向上绿灯是亮的。具体的时序显示见图3-2时序图。GreenAGreenAYellowARedBYeelowBGreenBRedAAAAA图３-２时序图3。2模块设计3.2.1主控制器模块在ＱuarｔusⅡ按照１-1中的方法新建一个工程并新建一个文件项目后，在图1-1—8程序编辑框中将主控制器的程序输入后保存。接着需要对主控制器的程序进行编译,编译的步骤是点击Projｅct→ＳetasTop将文件置顶，具体的参考图3－2-１-1置顶，接着点击图3-2－１—２的ＳtａrtCoｍpiｌatioｎ进行编译。图3－2－1－1置顶图3－2-1－２编译在编译的过程中，出现了一些错误，在我编译主控制器的程序时，出现的错误是没有将ＣLＯCK放入PＲＯＣEＳS（)中,将程序中的错误一一改正后有时还会出现些Ｗarniｎｇ,有些Wａrniｎg并不会影响后面的设计步骤.将上面的错面都改正后，就会显示图３—２－１—3所显示的对话框。下一步就是对程序进行时序仿真，图3－2－1-3编译成功程序编译无措后在当前的工程下面新建一个文件，点击File出现图３－2－1-4新建文件对话框，选择图中显示蓝色的选项就会出现我们想要的界面,把鼠标移在图3－２-1－5时序仿真编辑框中左边的空白处，然后点击右键,选择ＩNSERＴ→IＮSERＴＮODEORBUS选项出现另一个对话框，选择对话框中的NOＤEFＩNDEＲ后就会产生新的对话框,点击LIST是在左下角的空白处会出现很多的引脚，我们选中需要的引脚后确定后，我们需要的引脚就会出现在时序仿真编辑中左边的空白处，我们对输入信号进行设定,若想让输出信号显示为十六进制数，我们可以选中输出信号然后点击鼠标的右键选择VALUE→ＣOUNＴVALUE后出现的对话框中可以选择自己需要显示的进制类型和进制数的定时等。对输出输入信号编辑完成后保存。在菜单工具栏中选择PROCEＳSＩNＧ→SＩＭULATOORＴＯOL,出现图3—2-1—６的对话框，按照对话框显示的进行设定,点击QENERＡTＦUNCTIOＮAＬ…→START→REPORT，就会得出我们想要的图3—2—1－7主控制器时序仿真图。图3-2－１－4新建文件对话框图３—2—1－5仿真编辑框图３—2－1－6仿真工具对话框图３—2-1—７主控制器的仿真图图３-２-1—7中显示的仿真结果和设计前预计的时序仿真图的结果是相符合的。时序图中的HOLD是保持信号,当HOＬD信号为有效信号（“1”)时,则四个方向的路灯都是红灯亮,当HOLD无效时，四个方向的信号灯会正常工作.ＲESＥT信号有效时，计数器的显示就会重新从零开始。图中四个方向的指示灯的亮灭顺序是正确的。图3—2—1－8主控制器的模块主控制器的时序仿真完成后,一个程序的设计、仿真就已经暂时结束了，下一步还要进行图形的设计，在总的图形设计前,需要先将每个程序都生成模块，为之后的设计做好准备.点击File→Crｅatｅ\Updａde→CreaｔeSymｂolFilｅｓfoｒCｕrｒenｔＦile,完成这个操作过程后便会生成主控制器的模块，具体的看图3-２－1-8主控制器的模块。模块中主要有CLOＣK、RESEＴ、HOＬD、NUＭＡ、NUMB和六个指示灯的输出。３．2.2分频器模块设计中需要用到1秒钟的脉冲，分频这个模块就是为了改变频率脉冲波,使20Ｍhｚ的频率最终变为1hｚ的脉冲，这样就可以得到一个周期是1秒钟的脉冲，分频器的程序见附录。具体的程序编译过程和仿真的过程和主控制模块中谈到的过程是相同的。按照上面谈的步骤完成后就会得到图3－2—2－1分频模块的时序仿真图。图３－2－2-1分频模块的仿真图图3－2—2-２分频模块分频的程序经过编译和时序仿真图后生成的模块是图3—2—2-2分频模块所显示的2０mhz的脉冲通过第一模块时变为１0hz，再经过第二个模块后变成１hz的脉冲。3。2.3提取显示值模块提取显示值的功能是在10ｈｚ的速度下提取显示值，得到的是显示时间值的十位和个位。图3－2－3-１提取显示值的时序仿真图中NUMＩN是主控制器的输出值，ＮUMＡ和NUMB两个输出端口是要显示的值的高位和低位.高位的最大输出值是为二的四位二进制数，低位的最大输出值是为九的四位二进制数。图3—２－３-２是提取显示值生成的模块。提取显示值的程序见文章的附录.图３—2-3－1提取显示值的仿真图仿真图中,NUMＢ先从0开始计数,当计到9时NUMA计为1，NUMＢ重新从０开始计数，当计到9时NUＭＡ会计为2,NUＭB再次从0开始计数，当NUＭＡ(高位）计数到2时,NUMB的最大值输出为5.图3－２-3-2提取显示值的模块3。2．4动态扫描模块LED显示的工作原理是利用人类的视觉特性。七段ＬＥD数字显示块是由“a、b、c、d、e、ｆ、g、dp”这几段组成的,LＥD的显示原理就是要看这八段中的哪几段是亮的,那几段是灭的.每段管子不是同时被点亮的并且点亮的时间都是极短的,又因为变化的时间很短暂，亮灭的过程中留下的余光会给人一种错觉,人的眼睛觉得是一组静态的显示灯。具体的动态扫描的程序请看正文后的附录。图３-2—４—1是动态扫描的时序仿真图，图３—2－４-2是动态扫描生成的模块.图3-２－4－1动态扫描的时序仿真图图3-2－４-２动态扫描的模块３.2．５位选器模块位选程序的输入和编译完成后，对程序进行仿真,仿真的步骤依然和上面谈到的一样，下面两幅图一张是位选程序的时序仿真图，另一幅是位选程序生成的模块。见图３-2-5-1和图3—2-5—2。图3－2-５—1位选时序仿真图图3－2—５－２位选模块3。2.6译码器模块译码器是将要显示的数字转换成驱动七段数码管的信号，程序中的NUM与动态扫描模块相连，将四位二进制数转换为八位二进制数,再通过LＥD8输出。译码器的程序编辑和编译步骤也和前面所说的相同.当译码器编译成功后进行仿真，仿真的结果见图3-2－6-1译码器的时序仿真.像时序仿真图中显示的一样,当NＵM输入“000０”时LＥＤ8便会输出“00１1１1１1”显示数字“0”，当ＮUＭ输入“0001"时ＬED8输出“00000110”显示数字“１"。图3－2－６—2是译码器程序生成的模块。图3-2—６－1译码器的时序仿真图图３－2－６—2译码器模块3.３图形设计3。3。1图形设计的生成将每个程序都编译、仿真完成后，下一步就是要设计图形仿真，在进行图形的时序仿真前，要先进行图形的编辑和编译。要建立一个新工程和图形编辑的文件的的过程是点击Filｅ→Ｎｅw→BloｃkＤiaｇram／ＳｃhｅmａtｉｃFile.(见图3—3-1-1)图３—３-１－1新建一个文件的对话框新建了一个文件以后,就要开始编辑图形了，要把每一个模块都找出来，选择Ａssiｇnmｅnt→Settingｓ后出现图3—3-１—2的对话框，在左边找到libraries,单击它以后会出现图3－3－1－2右边显示的内容,再点击处可以找到之前生成的那些模块所在的文件夹,把它们一次性添加在ｌibraries中，这样可以为后面图形设计做好准备，全部添加完成后点击“ＯＫ”，这样在元件库中就可以找到生成的那些模块了.选择Edｉt→InsertＳymｂoｌ后出现图3—3—1-3的对话框，在这里就可以显示出上面生成的模块和软件中原本存在的元器件，按照设计中的需要选出模块和元件。图３—３-1—2liｂrarｉes对话框图3—３—1－３元件库对话框图3-3—１-４编译对话框图3—3－1-４中标明了每个快捷工具的用途，选择合适的工具把选择好的模块和元件连接起来.然后将连接好的图形文件保存以后进行编译。3．３。2仿真结果图3-3－2—1图形设计的时序仿真图图形设计编译完成以后按照程序的时序仿真的过程对图形设计进行时序仿真，给ＣLK适当的信号，并且要给输入值定义正确的值，开始仿真后会出现图3-3－２－1就是编译后的时序仿真图。图形设计的时序仿真图中主要显示的是红、黄、绿灯之间的亮灭关系和LED8显示的数值变化过程,还有位选输出端的变化,时序图中可以很容易看出当计时数计数到某一个值的时候东西方向和南北方向是什么颜色的指示灯在工作.当Ａ路的绿灯亮时，B路的红灯亮,A路的绿灯亮2０秒后,A路的黄灯亮5秒……由此可以很容易的看出指示灯的亮灭是正确的.3．４管脚的锁定管脚锁定是为了为硬件仿真做准备.当所有的设计都完成后,接着要对图形设计进行管脚的锁定。先确定设计时确定的器件类型和实际的硬件类型是不是一样,选择Aｓsiｇnｍｅnts→Ｄeｖice，在出现的对话框中认真确定选择的器件是不是正确的。接下来选择Ａssiｇnmｅnts→Ｐins进入图3—４-1中，用鼠标双击Lｏｃatiｏn就可以设定管脚了.图3—４－2是在这次毕业设计中使用到的芯片ACEX1K－EP1K10０QC20８-３。图3—4—3是完成编译、时序仿真、管脚锁定这些步骤后的图形设计。图３-４-1管脚锁定对话框图3－4－2芯片ACEX1K－ＥP1K１00QC208－3图３-4—3最终的图形设计表3—4-１管脚和相应的功能序号名称功能管脚口1CLK时钟信号7９2ＨOLD保持键73RESET复位键84RｅｄAA路口的红灯11５GreenＡA路口的绿灯136YellowAA路口的黄灯１57RedBB路口的红灯12８GreeｎBB路口的绿灯149YelｌowBB路口的黄灯1610ＬＥD8LＥD数码管2４－311１SＩ位选３６—39在这次毕业设计中，我们用的芯片是AＣEX1K－EP1Ｋ10０ＱC20８－3，图3－４-3就是设计所用的芯片,褐色小点是设计中锁定的管脚。而表3—4-1是锁定的管脚和相应的功能.结论经过了两个多月的努力，毕业设计终于完成了.这次的毕业设计是在大学期间完全没有接触过的知识，在两个月的时间里我已经对ＦPGA有了一定的认识,又学到了新的知识.刚开始做这个课题时，我从知网和图书馆找了很多的资料，在对这些资料整理的过程中开始一点点的熟悉FPＧＡ和VＨＤL语言,最初我连最基本的程序都看不懂,经过努力后,我不仅可以看懂程序还可以利用QuaｒtusⅡ软件对程序进行编译、仿真。这次毕业设计的经历提高了我的自学能力,当我遇到一个问题的时候，我会认真的查找出错的地方，然后想办法把它解决掉，一个程序的仿真结果出来后，我还会认真的查看仿真的结果是不是正确的。在做硬件实验时,开始我反复琢磨了很久都没有做出来，通过和老师同学的交流，我终于成功的做出了硬件的仿真。这次的毕业设计结果可以按照设计的正常运行.这次毕业设计告诉我，只要努力、认真，再难再陌生的东西都能够做的出来.数字系统课程设计基于FPGＡ的交通控制灯设计姓名：学号:班级：摘要随着社会的发展,城市规模的不断扩大,城市交通成为制约城市发展的一大因素。人口和汽车日益增长,市区交通也日益拥挤,人们的安全问题当然也日益重要。因此,红绿交通信号灯成为交管部门管理交通的重要工具之一.有了交通灯,人们的安全出行也有了很大的保障。自从交通灯诞生以来,其内部的电路控制系统就不断的被改进，设计方法也开始多种多样，从而使交通灯显得更加智能化。尤其是近几年来,随着电子与计算机技术的飞速发展，电子电路分析和设计方法有了很大的改进,电子设计自动化也已经成为现代电子系统中不可或缺的工具和手段，这些都为交通灯控制系统的设计提供了一定的技术基础。本课程设计运用ｅriｌogHDL语言描述交通控制器,通过状态机计数法，实现设计所要求的交通灯控制及时间显示，并最后进行了软件实现，达到了系统要求的功能.设计原理1.1设计要求设计一个交通控制器，用LＥD显示灯表示交通状态，并以7段数码显示器显示当前状态剩余秒数主干道绿灯亮时,支干道红灯亮；反之亦然，二者交替允许通行，主干道每次放行3５s，支干道每次放行2５s。每次由绿灯变为红灯的过程中，亮光的黄灯作为过渡，黄灯的时间为5s.能进行特殊状态显示，特殊状态时东西、南北路口均显示红灯状态.用LED灯显示倒计时，并且能实现总体清零功能，计数器由初始状态开始计数，对应状态的显示灯亮。能实现特殊状态的功能显示，１.2设计思路和原理本次设计是针对十字路口，进行南北和东西直行情况下交通灯控制。设定东西方向为主干道方向,根据交通灯的亮的规则，在初始状态下四个方向的都为红灯亮启，进入正常工作状态后，当主干道上绿灯亮时，支干道上红灯亮,持续35Ｓ后，主干道和支干道上的黄灯都亮启,持续5S后,主干道上红灯亮启，支干道上绿灯亮启持续2５S，之后主干道和支干道上的黄灯都亮启5ｓ，一个循环完成。循环往复的直行这个过程.其过程如下图所示:图1。交通灯点亮时间控制说明1.3实现方法本次采用文本编辑法，即利用VｅriloｇＨDL语言描述交通控制器,通过状态机计数法,实现设计所要求的交通灯控制及时间显示。设计中用两组红黄绿ＬED模拟两个方向上的交通灯,用4个7段数码管分别显示两个方向上的交通灯剩余时间,控制时钟由试验箱上频率信号提供。VｅｒiｌｏgHＤL程序设计２．1整体设计根据上章设计原理,交通灯控制的关键是各个状态之间的转换和进行适当的时间延时,根据状态机的设计规范，本次设计了三个状态之间的循环转化，其真值表及状态转化图如下所示：图2.交通灯控制状态转化说明:该状态图为交通灯在正常情况下的状态转化图，进入控制后，状态00时主干道绿灯及支干道红灯亮起,进入状态01后两路黄灯亮起，状态1１时主干道红灯及支干道绿灯亮起.进入1０状态两路黄灯亮起。结束一个循环，从00状态重新开始循环.为实现控制与显示的功能,需要设计交通灯点亮顺序控制程序,倒数计时程序,七段数码管显示程序，数码管显示扫描程序，其系统结构图如下所示:图3。交通灯控制系统结构图其中rst为复位信号，ｃlｋ为时钟信号，hｏld为特殊情况控制信号，输入hｏld时两个方向红灯无条件亮起.2。2具体设计根据整体设计要求,编写各个功能部分VｅｒilogHDＬ程序，设置各输入输出变量说明如下clk:为计数时钟；qｃlk：为扫描显示时钟;eｎ：使能信号，为１的话,则控制器开始工作；ｒst：复位信号,为１的话,控制及技术回到初始状态;hoｉd：特殊情况控制信号，为１的话,则两个方向无条件显示为红灯;liｇht1：控制主干道方向四盏灯的亮灭；其中，light１［0]～ｌｉｇｈt［2］，分别控制主干道方向的绿灯、黄灯和红灯;ligｈt２：控制支干道方向四盏灯的亮灭；其中,light2[0]~liｇht2［2］,分别控制支干道方向的绿灯、黄灯和红灯;nｕm1：用于主干道方向灯的时间显示，8位，可驱动两个数码管;ｎｕm２：用于支干道方向灯的时间显示,8位，可驱动两个数码管;countｅr:用于数码管的译码输出;ｓt1,ｓｔ2：数码管扫描信号.输入输出及中间变量设置如下:moduletrａfｆｉｃ(en，ｃlk,ｑcｌk，ｒｓt，rst1,hold，nｕm1，num2，liｇht1，lｉght2，cｏunｔer,st1，sｔ2）;inｐutｅn，cｌk,qcｌｋ，rsｔ，hoｌd,rsｔ1;ｏutｐuｔｓｔ1,sｔ２；output[7:０]nｕm1，num2；ｏuｔput［６：0］cｏunter;outpuｔ[2:０］lｉｇｈｔ1，liｇｈｔ２;regtim1,tiｍ2,st１,st2；reｇ[1：０］state1，state２,stｅ;ｒｅg［2:0]lｉｇhｔ1,light２;ｒｅg［３:0]num；reg［6:0］coｕｎtｅｒ；reg[7：０］ｎum１，num2;reg[７：0］red1,red2，gｒeｅn1,greeｎ2,yeｌlow1，yellｏw2;二极管点亮控制该部分程序的作用是根据计数器的计数值控制发光二极管的亮、灭，以及输出倒计时数值给七段数码管的译码电路。此外，当检测到特殊情况（hold＝‘1’）发生时,无条件点亮红灯的二极管，当检测到复位信号，两