三位密码锁实验报告

千里之行，始于足下。第2页/共2页精品文档推荐三位密码锁实验报告数字系统设计

实习（训）报告评语

等级：

评阅人：职称：

年月日

河南工程学院

实习（训）报告

实习目的（内容）：电子密码锁

实习时刻：自6月17日至6月28日

共12天

实习地方：三号实验楼A307

实习单位：

指导老师:翁嘉民系主任：

3

名目

1.引言(5)

2.设计思想(6)

2.1系统原理框图

2.2总体实现原理

3.芯片主控设计(7)

3.1系统设计方案

3.2FPGA有限状态机

3.3设计流程

3.4状态编码

3.5密码的输入

3.6密码记录与比较

3.7密码的显示

4.引足锁定(11)

5.程序仿真(13)

6.方框图(14)

7.心得体味(18)

4

基于VerilogHDL的FPGA的电子密码锁的设计报告摘要：基于FPGA设计的电子密码锁是一具小型的数字系统，与一般机械锁相比，具有许多独特的优点：保密性好，防盗性强，能够别用钥匙，记住密码即可开锁等。目前使用的电子密码锁大部分是基于单片机技术，以单片机为要紧器件。在实际应用中，程序容易跑飞，系统的可靠性较差。本文介绍的一种基于现场可编辑门阵列FPGA器件的电子密码锁的设计办法，采纳VHDL语言对系统举行描述，并在EP3C10E144C8上实现。

经过仿真调试，利用可编程逻辑器件FPGA的电子密码锁的设计基本达到了预期目的。固然，该系统在一些细节的设计上还需要别断地完善和改进，特殊是对系统的扩展有非常好的使用系统和设计的价值。

一、引言

数字电路要紧是基于两个信号（我们能够简单的讲是有电压和无电压），用数字信号完成对数字量举行算术运算和逻辑运算的电路我们称之为数字电路，它具有逻辑运算和逻辑处理等功能，数字电路可分为组合逻辑电路和时序逻辑电路。

1EDA简介

EDA（ElectronicsDesignAutomation）技术是随着集成电路和计算机技术的飞快进展应运而生的一种高级、快速、有效的电子设计自动化工具。它是为解决自动操纵系统设计而提出的，从70年代记忆了计算机辅助设计（CAD），计算机辅助工程（CAE），电子系统设计自动化（ESDA）3个时期。前两个时期的EDA产品都不过个不或部分的解决了电子产品设计中的工程咨询题；第三代EDA工具依照工程设计中的瓶颈和矛盾对设计数据库实现了统一治理，并提出了并行设计环境概念，提供了独立于工艺和厂家的系统级的设计工具。EDA关键技术之一算是采纳硬件描述语言对硬件电路举行描述，且具有系统级仿真和综合能力。目前应用比较广泛的硬件描述语言算是VerilogHDL。

2VerilogHDL简介

VerilogHDL和VHDL一样，是目前大规模集成电路设计中最具代表性、使用最广泛的硬件描述语言之一。VerilogHDL具有如下特点：

（1）可以在别同的抽象层次上，如系统级、行为级、RTL级、门级和开关级，对设计系统举行精确而简练的描述。

（2）可以在每个抽象层次的描述上对设计举行仿真验证，及时发觉及时发觉也许存在

的错误，缩短设计周期，并保存整个设计过程的正确性。

（3）由于代码描述与工艺过程实现无关，便于设计标准化，提高设计的可重用性。如国有C语言的编程基础经验，只需非常短的时刻就能学会和掌握VerilogHDL，所以，VerilogHDL能够作为学习HDL设计办法的入门和基础。

本设计名称为密码锁，共有六个模块，分不为，按键去抖、输入密码、显示模块、比较模块、状态转换模块、输出操纵。

最后由总程序来实现所需功能。

设计所要实现的功能为：

1手动用8个拨码开关设计三位密码（0-5）或开锁。

2当输入密码开锁，当密码输入正确时，指示灯亮，表示开锁成功。

3当密码输入错误时，灯亮（非同一具灯），表示开锁失败。

二、设计思想

2.1系统原理框图

本系统由主控芯片（FPGA），键盘，显示电路，报警电路和开/关门电路组成，而主控芯片又可分为按键处理部分，操纵部分和译码显示部分。系统原理框图如图2.1所示：

2.2总体实现原理

本系统有8个按键，K0,K1,K2,K3,K4,K5代表数字0-9共10个数字和1个确认键，1个复位键。密码长度为四位，同时固化在锁内，输入正确密码后，按确认键即可开门，本系统设置为LEDD8灯亮。在输入密码的过程中，当用户键入错误密码时，报警灯LEDD1灯亮。按下复位键，可使报警停止，并且清除所有密码显示。

三、芯片主控设计

3.1系统设计方案

本电路的要紧操纵部分和接口输入部分基本上在FPGA内部经过VerilogHDL语言实现的，因此FPGA模块为本设计的核心。依照系统要求的功能，以及FPGA芯片容量的分级，本论文选用ALTERA公司MAX7000S系列的EP2C35F672C8器件作为主控芯片，它是一种基于乘积项结构的复杂可编程逻辑器件，它的基本逻辑单元是由一些与、或阵列加上触发器构成，其中与或阵列完成组合逻辑功能，触发器完成时序逻辑。它的逻辑操纵灵便，可反复编程，有利于系统的扩展和修改，而且其集成度高，保密性好。

作为通用电子密码锁，要紧由六个部分组成：键盘处理电路、输入密码电路、显示部分、比较密码部分、状态转换部分、输出操纵部分。

3.2FPGA有限状态机

本设计是经过FPGA有限状态机来实现，设计有限状态机最开始的工作时要确定电路，包括哪些状态，比如某个电路包括四个状态，S0,S1,S2,S3。然后对所有状态给出一具状态编码，比如为状态S0给予编码00，为状态S1给予编码01，为状态S2给予编码10，为状态S3给予编码11。状态编码是状态的标识，保存在寄存器当中，关于此编码形式，只需一具2位的寄存器就能够了。

FSMEncodingStyle要紧有：

BinaryEncoding

OneHotEncoding

GrayEncoding

状态机能够以为是组合逻辑和寄存器逻辑的特别租户，它普通包括两个部

分：组合逻辑部分和寄存器逻辑部分。寄存器用于存储状态，组合电路用于状态译码和产生输出信号。状态机的下一具状态及输出，别仅与输入信号有关，而且还有寄存器当前所处的状态有关。

依照输出信号产生办法的别同，状态机能够分成两类:Mealy型和Moore型。Moore型状态机的输出不过当前状态的函数，而Mealy型状态机的输出则是当前状态和当前输入状态的函数。其原理如下两图：

图3.1Mealy型状态机输出原理

图3.2Moore型状态机输出原理

3.3设计流程

本次密码锁的设计，有限状态机应该包括以下状态：密码为输入前的等待状态、输入密码时的等待状态、输入密码正确时的经过状态、输入密码错误时的警报状态。

图3.3主有效状态机的状态转换图

其中当密码输入时又可包括以下状态，正常输入状态、异常输入状态（包括命令状态）、输入确认状态。

下面的图（图是在程序编译后，tools->Netlist_Vewers->RTLVewer得到的）表示了密码输入的时候的次状态机，表示了4个密码输入的顺序状态，以及输入完成后的等待确认状态。

图3.4次有效状态机的状态转换

3.4状态编码

状态编码要紧有二进制编码、格雷编码和一位独热编码等方式。

格雷编码时，相邻状态每次惟独一具比特位产生变化，如此减少了瞬变的次数，也减少了产生毛刺和一些状态的也许。

采纳一位独热编码，尽管多用了触发器，当能够有效节约和简化组合电路。关于寄存器数量多而逻辑相对缺乏的FPGA器件来讲，采纳一位独热编码能够有效提高电路的速度和可靠性，也有利于提高器件资源的利用率。

将产生状态的组合逻辑电路和用于保存状态的寄存器分不写在别同的always块中。其中要紧包括：输出操纵部分、警报计时部分、锁打开后的计时部

分、比较密码部分、记录密码部分和记录错误次数的部分。

3.5密码的输入

数字按键输入的响应操纵

(1)假如按下数字键，第一具数字会从显示器的最左端开始显示，直到数输完四个数字。

(2)如果要更改输入的数字，按清除键清除所有输入的数字，再重新输入四位数。

(3)由于这个地方设计的是一具四位的电子密码锁，因此当输入的数字键超过四个时，电路别予理会，而且别再显示第四个往后的数字。

另外由于按键的时候并且会引起状态机的转换，因此假如按键的时候对按键推断次数过多会产生状态的过快转换，记录的密码和数码管的显示就并且会浮现错误，所以在按键部分加入了消除多重按键的程序，只检测一次按键的下落沿，解决了那个咨询题。

//输入的数字编码0~9，enter，cancel

one=4'b0001,two=4’b0010,three=4'b0011,four=4'b0100,five=4'b0101,

six=4'b0110,seven=4'b0111,eight=4'b1000,nine=4'b1001,

zero=4'b1000,enter=4'b1010,cancel=4'b1011;

能够看到，在复位往后，输入第1，2，3，4个密码（依次为1111）后，passed变成高电平。当过了一定的时刻后，passed变成低电平，

重新计入键盘读入值，举行下一轮的密码辨不。

3.6密码记录与比较

程序设定了一具寄存器用来记录输入的密码。当次有效状态机（即密码输入的状态机）发生转换同时有密码输入时，程序会记录下输入的密码在寄存器的其中4位里面，最终次有效状态转换到确认密码的状态时，会将记录下的密码与固化在锁内的密码举行对照，正确即将主状态机转换到经过时期，错误则将状态机转换到报警时期。其中正确错误的状态转换是经过操纵相应的标志位实现的。

3.7密码的显示

密码显示采纳数码管