电路设计与制版-Protel 2004第11章

电路设计与制版——Protel2004

第11章电路板的DRC设计校验电路板设计完成后，设计者应当对电路板进行设计规则检验（DesignRulesCheck，简称DRC），以确保电路板上所有的网络连接正确无误，并符合电路板设计规则和设计者的要求。DRC设计规则校验可以分为两种形式：在线式DRC校验（Online）和批处理式DRC校验（Batch）。在线式DRC校验主要运用在电路板的设计过程中，如果电路板上有违反设计规则的操作，系统将会使违反规则的图件变成绿色以提醒用户。而且当前的操作也不能继续进行。批处理DRC校验主要运用在电路板设计完成后，对整个电路板进行一次全面地设计规则检验，凡是与电路板设计规则冲突的设计也会变成绿色。

11.1设置DRC设计校验选项在执行DRC设计校验之前，设计者必须对设计校验项目进行设置。一般电路设计都要求对以下几项进行DRC设计校验。（1）【Clearance】：安全间距限制设计规则校验。（2）【Width】：导线宽度限制设计规则校验。（3）【Short-Circuit】：短路限制设计规则校验。（4）【Un-RoutedNet】：未布线网络限制设计规则校验。这些校验项目与电路板上的设计规则具有一一对应关系，所以与设计规则冲突的项目都会被检查出来。

11.2DRC设计校验Setup1：打开第11章设计工程实例文件“4PortSerialInterface.PRJPCB”的PCB文件“4PortSerialInterface.PCBDOC”，如图11-1所示。图11-1PCB文件

11.2DRC设计校验Setup2：在进行DRC设计校验之前，对设计校验项目进行设置。（1）执行菜单命令【Tools】/【DesignRuleCheck】，即可进入如图11-2所示的【DesignRuleChecker】（设计规则校验器）设置对话框。图11-2设计规则校验器设置对话框

11.2DRC设计校验（2）在该对话框中左侧列表栏中选中【ReportOptions】（报告文件）选项，然后在右侧面板上选中以下3项：【CreateReportFile】（生成设计规则校验报表文件）、【CreateViolations】（生成违反设计规则绿色标记）和【Sub-netDetails】（列出违反设计规则的子网络），并设置当设计规则的冲突数目超过“500”时，系统将自动中止停止校验。（3）在该对话框中左侧列表栏中选中【Electrical】（电气规则），然后在右侧面板上选中以下3个选项的“Batch”项：【Clearance】、【Short-Circuit】和【Un-RoutedNet】，如图11-3所示

。图11-3设置电气校验规则

11.2DRC设计校验（4）在该对话框中左侧列表栏中选中【Routing】（布线规则），然后在右侧面板上选中【Width】选项的“Batch”项，如图11-4所示。图11-4设置布线校验规则

11.2DRC设计校验Setup3:完成上述设计校验项目的设置后，单击按钮，系统将执行DRC设计规则校验，生成设计规则校验报表文件。系统将自动切换到报表文件窗口，如图11-5所示

。图11-5规则校验报表文件

11.2DRC设计校验Setup4:激活【Message】面板，在其中可以看到系统提示的错误或者警告信息，该面板如图11-6所示

。图11-6消息面板

11.3通过DRC设计校验报告修改电路板

进行DRC设计校验的目的是找到电路板上违反规则的设计，然后进行修改。

Setup1:打开第11章设计工程文件“LCD显示电路.PRJPCB”中的PCB文件“LCD显示电路.PCBDOC”，如图11-7所示

。图11-7PCB文件

11.3通过DRC设计校验报告修改电路板

Setup2:执行菜单命令【Tools】/【DesignRuleCheck】，系统执行DRC设计规则校验操作并生成规则校验表文件，该文件如下所示。系统自动弹出【Message】面板，如图11-8所示。图11-8消息面板中的错误信息

11.3通过DRC设计校验报告修改电路板

ProtelDesignSystemDesignRuleCheckPCBFile:\DocumentsandSettings\new\桌面\LED显示电路\LED显示电路1.PCBDOCDate:2009-2-24Time:11:39:43ProcessingRule:Short-CircuitConstraint(Allowed=No)(All),(All)RuleViolations:0ProcessingRule:Broken-NetConstraint((All))ViolationNetNetJP1_3isbrokeninto2sub-nets.RoutedTo0.00%Subnet:JP1-3Subnet:U1-13RuleViolations:1ProcessingRule:ClearanceConstraint(Gap=15mil)(All),(All)

11.3通过DRC设计校验报告修改电路板

RuleViolations:0ProcessingRule:WidthConstraint(Min=10mil)(Max=10mil)(Preferred=10mil)(All)RuleViolations:0ProcessingRule:HoleSizeConstraint(Min=1mil)(Max=100mil)(All)ViolationPadFree-0(120mil,1380mil)Multi-LayerActualHoleSize=118.11milViolationPadFree-1(1880mil,1380mil)Multi-LayerActualHoleSize=118.11milViolationPadFree-2(1880mil,120mil)Multi-LayerActualHoleSize=118.11milViolationPadFree-3(120mil,120mil)Multi-LayerActualHoleSize=118.11mil

11.3通过DRC设计校验报告修改电路板

RuleViolations:4ProcessingRule:WidthConstraint(Min=25mil)(Max=25mil)(Preferred=25mil)(InNet('VCC'))RuleViolations:0ViolationsDetected:5TimeElapsed:00:00:02Setup3:分析规则校验报表文件并修改电路板设计中的错误。在上面的报表文件中可以看到该电路板设计中一共存在5处违反设计规则。其中4项是焊盘尺寸过大，而这4个尺寸过大的焊盘都是位于电路板四角的安装孔，所以不必修改。剩余的一项是电路板上存在一个未完全布线的网络。

11.3通过DRC设计校验报告修改电路板

Setup4:切换工作窗口到PCB编辑器窗口，双击消息面板中的最下方的错误信息即可跳转到违反设计规则的地方，如图11-9所示。在该位置可以看到一段飞线没有布线

。图11-9违反设计规则

11.3通过DRC设计校验报告修改电路板

Setup5:用手工布线的方式添加上未布线的导线，结果如图11-10所示。然后重新执行一遍DRC设计校验。此时消息面板如图11-11所示。在该面板中可以看到该项错误已经被消除了

。图11-10重新手工布线图11-11消除布线错误11.4小结