数字电路实验报告5 组合逻辑电路的仿真

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！组合逻辑电路的仿真1.实验目的➢掌握全加器、译码器、数据选择器电路的特点及设计方法；➢学会应用全加器、译码器及数据选择器设计组合逻辑电路；➢掌握各种组合逻辑电路的仿真。2.实验器材备注1211电路仿真软件NIMultisim103.实验内容3.1全加器的EDA仿真a)在Multisim软件中，按照如图1.1所示电路，从TTL库中调74LS00D、74LS86N，从基本库中调等元件，连线构成1位全加器仿真电路，图中和J3依次控制两个输入的1位二进制数A、B及低位的二进制数相加向本位的进位C，指示灯X1、X2i分别表示本位输出F和向高位的进位C和J3，o即改变输入状态，观察输出的状态变化。1=A=C图1.1一位全加器仿真图b)按照图1.2及1.3连线进行全加器74LS283及CD4008的功能仿真实验。X5X1X2X3X4J930941111234U174LS283N5142762115311J8Key=H图1.274LS283功能仿真电路2X5X1X2X3X4J941T01234008BP_5V59J8Key=H图1.3CD4008功能仿真电路c)利用四位全加器CD4008和四异或门CC4070设计四位无符号数二进制加/减法器，画出仿真图。解：分析：二进制加法器可以使用CD4008实现；二进制减法可以转换为补码运算，因为正数补码与原码相同，对负数先求补码，再进行加法运算，最后再对输出求补码，即可得到减法结果。因为补码=反码+1，反码可以让输入与1异或，+1运算可以通过进位输入端实现。因此，可以列出真值表如下输出输出A3A2A1A0B3B2B1B0CIY3Y2Y1Y0COCO000000001010000000001010000000001010000000300000111111110000000011111111011110000111100001111000011111001100110011001100110011001110101010101010101010101010101000001111111100000000111111110111100001111000011110000111110011001100110011001100110011101010101010101010101010101010000000000000111111111111111101111000011110000111100001111100110011001100110011001100111010101010101010101010101010100000000000001111101111111011000001111111100000000111111114上图中，淡黄色为加法运算，橙色为减法运算；绿色为加法结果，其中淡绿3.2译码器的EDA仿真a)变量译码器变量译码器（又称二进制译码器），用于表示输入变量的状态，如2-4线、3-8线和4-16线译码器。若有个输入变量，则有2个不同的组合状态，就有nn2个输出端供其使用。而每个输出所代表的函数对应于个输入变量的最小nn项。以3-8线译码器74LS138为例进行分析，引脚图如图2.1所示。其中A2、A1、A0为地址输入端，Y~Y为译码输出端，E、E、E为使能端。071235图2.174LS138引脚图当E1，EE0时，器件使能，地址码所指定的输出端有信号（为1230）输出，其他输出端均无信号（全为1）输出。当E0，EEX时，或123者EX，EE1时，译码器被禁止，所有输出同时为1。因此器件要正常123工作，使能端必须全部为有效状态。二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一E输入端输入数据信息，EE0，地址码所对应的输出是E数据信息的反1231码；若从E端输入数据信息，令E1、E0，地址码多对应的输出就是E2132端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。由于每个输出所代表的函数对应于所有地址输入变量的最小项，译码器还能方便的实现各种逻辑函数。按照下图2.2进行二进制译码器74LS138的功能仿真分析。按照图2.3进行二-十进制译码器74LS42（4-10线译码器）的功能仿真分析。6X0X1X2X3X4X5X6X7VCC5VJ1U11231514131211109ABCY0Y1Y2Y3Y4Y5Y6Y7645G1~G2A~G2B774LS138NKey=A图2.274LS138功能仿真电路1514131212345679ABCDO0O1O2O3O4O5O6O7O8O91011=D图2.374LS42功能仿真电路b)数码显示译码器LED数码管是目前最常用的数字显示器，下图所示分别为共阴管和共阳管电7路。一个LED数码管可用来显示一位0~9十进制数和一个小数点，小型数码管每段发光二极管的正向压降随显示光（通常为红色、绿色、黄色、橙色）的颜色不同略有差别，通常为2~每个发光二极管的点亮电流为5~。LEDV，数码管要显示码所表示的十进制数字需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。abcdefghVCC5VabcdefghBCD码七段译码驱动器型号有74LS47（共阳极）、74LS48（共阴极）、CC4511（共阴极）等，本实验采用CC4511BCD码锁存/七段译码/驱动器，驱动共阴极LED数码管。按图2.4连接电路，测试其译码和驱动的功能。VDD5VU2ABCDEFGU1A0A1A2A3VDDYAYBYCYDYEYFYG~LE~BI~LTVSS4511BP_5V图2.4CC4511驱动一位数码管c)电路设计设计一个将4位二进制数码转换成2位8421BCD码，并用2个7段数码管显示这两位BCD码的电路。8解：本试验的真值表为：B20000111100001111B10011001100110011B00101010101010101H30000000000000000H20000000000000000H10000000000000000H00000000000111111L30000000011000000L20000111100000011L10011001100001100L001010101010101010001020304050607080910111213141511分析：从中我们可以看到，四位二进制数转为BCD码后，在对应十进制数为0-9时，BCD码中1位为1，其他位为0，低位BCD码中8位为1，其他位与二进制码后三位一致。真值表实现。因此，可以绘制下图所示的逻辑电路图实现功能：9用3-8线译码器74LS138和最少的门电路设计一个奇偶校验电路，要求当输入的4个变量中有偶数个1时输出为1，否则为零。解：本试验真值表为：D00000000111C00001111000B0011001100110A01010101010Y00010110011011111001110101010011本试验逻辑表达式为：=(++′)+(+++′′)′′′′′′′=(++)++++′分析：C、B、A可以作为译码器地址输入端，D/D可以作为使能端；由于D与D对应的地址不同，故需要两个3-8译码器；译码器的输出用或门连接。试用一个3-8线译码器74LS138和必需的基本逻辑门电路设计一个全减器。解：本试验真值表如下表所示：11CO（本位向高A（被减数）位借位）001100110101010101101001001010111其逻辑函数式为：==′(+)+74LS138真值表为：C00001111B0011001101010101Y0’Y1’Y2’Y3’Y4’Y5’Y6’Y7’因此可以设计如下逻辑电路实现该功能：123.3数据选择器的EDA仿真搭建数据选择器仿真电路如图3.1所示。14321151413125V11109FCQT图3.1数据选择器仿真电路a)用双4选1数据选择器74LS153及必要的门电路设计一位全加器。解：本试验真值表如下表所示：ABCi-1SiCi130000111100110011010101010110100100010111==+74LS153真值表如下表所示：BX0011AX0101D10D11D12D13D20D21D22D2300因此，可以设计如下图所示的逻辑电路实现全加器14b)用一片数据选择器74LS151和必要的门电路设计一个电路，输入为4位二进制数，当输入数据能被2或5整除时输出为1，否则为0。解：本试验真值表如下表所示：D0000000011C0000111100B0011001100A0101010101Y0010111010012345678915111111001111110011010101101112131415101011所以，逻辑函数式为:=(+++)+(++++)′=++++′因此，可以设计如下图所示逻辑电路实现该功能：c)用两片双4选1数据选择器74LS153和一片3-8线译码器74LS138构成16选1数据选择器。解：16分析：本实验中，输入数据较多，因为有16个输入，每片74LS32只有8个输入端，因此需要两片74LS32并联。由于两片74LS32需要4个使能端，可以用74LS138译码器的8个输出端中选低优先位的4个输出控制。因此，我们