组合逻辑模块及其应用

组合逻辑模块及其应用第一页，共四十八页，2022年，8月28日

4.1编码器一.编码器的基本概念及工作原理

编码——将某一特定的逻辑信号变换为二进制代码。能够实现编码功能的逻辑部件称为编码器。第二页，共四十八页，2022年，8月28日例：设计一个键控8421BCD码编码器。第三页，共四十八页，2022年，8月28日（2）由真值表写出各输出的逻辑表达式为：解：（1）列出真值表：输入输出S9S8S7S6S5S4S3S2S1S0ABCD11111111100000111111110100011111111011111111011111111011111111011111111011111111011111111011111111011111111100100011010001010110011110001001第四页，共四十八页，2022年，8月28日重新整理得：（3）由表达式画出逻辑图：01100EWB举例-编码器第五页，共四十八页，2022年，8月28日（4）增加控制使能标志GS

：输入输出S9S8S7S6S5S4S3S2S1S0

ABCDGS

111111111111111111101111111101111111101111111101111111101111111101111111101111111101111111101111111101111111110000000001000110010100111010010101101101011111000110011第六页，共四十八页，2022年，8月28日二.二进制编码器

3位二进制编码器:8个输入端，3个输出端，常称为8线—3线编码器。输出输入0000010100111001011101111000000001000000001000000001000000001000000001000000001000000001A2A1A0I0I1I2I3I4I5I6I7

3位二进制编码器真值表第七页，共四十八页，2022年，8月28日

由真值表写出各输出的逻辑表达式为：

用门电路实现逻辑电路：第八页，共四十八页，2022年，8月28日三．优先编码器——允许同时输入两个以上信号，并按优先级输出。

集成优先编码器举例——74148（8线-3线）注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效)，GS为优先编码工作标志(低电平有效)。输入输出EI

I0I1I2I3I4I5I6I7A2A1A0GSEO1××××××××0111111110×××××××00××××××010×××××0110××××01110×××011110××0111110×011111100111111100011111100000100101010010110110001101011100111101第九页，共四十八页，2022年，8月28日第十页，共四十八页，2022年，8月28日

四．编码器的应用1．编码器的扩展用两片74148优先编码器串行扩展实现的16线—4线优先编码器第十一页，共四十八页，2022年，8月28日2．组成8421BCD编码器第十二页，共四十八页，2022年，8月28日4.2译码器一．译码器的基本概念及工作原理译码器——将输入代码转换成特定的输出信号例：2线—4线译码器输出输入11110111101111011110××000001010011Y0Y1Y2Y3EI

A

B2线—4线译码器真值表第十三页，共四十八页，2022年，8月28日写出各输出函数表达式：

画出逻辑电路图：EWB举例-译码器第十四页，共四十八页，2022年，8月28日二、集成译码器1.二进制译码器74138——3线—8线译码器输入输出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××10××100100100100100100100100×××××××××0000010100111001011101111111111111111111111111110111111110111111110111111110111111110111111110111111110111111110第十五页，共四十八页，2022年，8月28日第十六页，共四十八页，2022年，8月28日2.8421BCD译码器7442第十七页，共四十八页，2022年，8月28日输出输入01111111111011111111110111111111101111111111011111111110111111111101111111111011111111110111111111101111111111111111111111111111111111111111111111111111111111110000000100100011010001010110011110001001101010111100110111101111Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9A3A2A1A04线-10线译码器7442真值表第十八页，共四十八页，2022年，8月28日三、译码器的应用1．译码器的扩展用两片74138扩展为4线—16线译码器第十九页，共四十八页，2022年，8月28日2．实现组合逻辑电路例

试用译码器和门电路实现逻辑函数：解：将逻辑函数转换成最小项表达式，再转换成与非—与非形式。=m3+m5+m6+m7用一片74138加一个与非门就可实现该逻辑函数。EWB举例-译码器组成函数发生器第二十页，共四十八页，2022年，8月28日

例

已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非—与非形式:输出输入001100101010101010011100000001010011100101110111L

FGA

BC真值表第二十一页，共四十八页，2022年，8月28日

用一片74138加三个与非门就可实现该组合逻辑电路。可见，用译码器实现多输出逻辑函数时，优点更明显。

与非—与非形式:第二十二页，共四十八页，2022年，8月28日3．构成数据分配器

数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。第二十三页，共四十八页，2022年，8月28日用译码器设计一个“1线-8线”数据分配器输出地址选择信号D=D0D=D1D=D2D=D3D=D4D=D5D=D6D=D7000001010011100101110111A2A1A0数据分配器功能表第二十四页，共四十八页，2022年，8月28日四、数字显示译码器

数字显示器分类：

按显示方式分，有字型重叠式、点阵式、分段式等。

按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等。

1．七段式LED显示器第二十五页，共四十八页，2022年，8月28日

LED显示器有两种结构：

2．七段显示译码器74487448是一种与共阴极数字显示器配合使用的集成译码器。共阳极：共阴极：第二十六页，共四十八页，2022年，8月28日1111110011000011011011111001011001110110110011111111000011111111110011000110100110010100011100101000011110000000000000000000001111111abcdefg输出1111111111111111001

BI/RBO输入/输出0123456789101112131415灭灯灭零试灯功能（输入）111×1×1×1×1×1×1×1×1×1×1×1×1×1×1×××100×LTRBI显示字形输入0000000100100011010001010110011110001001101010111100110111101111××××0000××××A3A2A1A0

七段显示译码器7448的功能表第二十七页，共四十八页，2022年，8月28日7448的逻辑功能：（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。（2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI=1时，才产生0的七段显示码,如果此时输入RBI=0

，则译码器的a～g输出全0，使显示器全灭；所以RBI称为灭零输入端。（3）试灯。当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。LT称为试灯输入端。（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。

作输入使用时，如果BI=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。因此BI称为灭灯输入端。

作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO

又称为灭零输出端。第二十八页，共四十八页，2022年，8月28日

将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。第二十九页，共四十八页，2022年，8月28日

4.3数据选择器一、数据选择器的基本概念及工作原理

数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。第三十页，共四十八页，2022年，8月28日例：四选一数据选择器根据功能表，可写出输出逻辑表达式：0××××××101×××0×××10001×0×××1××1001××0×××1×010G11A1A0输出输入010×××1×××YD3D2D1D0

四选一数据选择器的真值表第三十一页，共四十八页，2022年，8月28日由逻辑表达式画出逻辑图：第三十二页，共四十八页，2022年，8月28日二、集成数据选择器集成数据选择器74151（8选1数据选择器）第三十三页，共四十八页，2022年，8月28日YY地址选择使能输出输入100000000G01D0D0D1D1D2D2D3D3D4D4D5D5D6D6D7D7×××000001010011100101110111A2A1A0集成数据选择器74151的真值表第三十四页，共四十八页，2022年，8月28日三、数据选择器的应用1．数据选择器的通道扩展用两片74151组成“16选1”数据选择器第三十五页，共四十八页，2022年，8月28日2．实现组合逻辑函数（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。

例

用8选1数据选择器74151实现逻辑函数：解：将逻辑函数转换成最小项表达式：

=m3+m5+m6+m7

画出连线图。第三十六页，共四十八页，2022年，8月28日（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。

例

试用4选1数据选择器实现逻辑函数：解：将A、B接到地址输入端，C加到适当的数据输入端。作出逻辑函数L的真值表，根据真值表画出连线图。00011011000001010011100101110111LA

BC真值表第三十七页，共四十八页，2022年，8月28日4.4数值比较器一、数值比较器的基本概念及工作原理

数值比较器——比较两个位数相同的二进制数的大小由真值表写出逻辑表达式：由表达式画出逻辑图。输入输出ABFA＞BFA＜BFA=B000110110010101000011．1位数值比较器

列出真值表第三十八页，共四十八页，2022年，8月28日2．考虑低位比较结果的多位比较器例：2位数值比较器A1＞

B1A1＜

B1A1＝

B1A1＝

B1A1＝

B1A1＝

B1A1＝

B1A1B1数值输入××××A0＞

B0A0＜

B0A0＝

B0A0＝

B0A0＝

B0A0B0输出级联输入100010100010100010001××××××××××××1