(5.11.1)-常用的组合逻辑电路器件1_第1页
(5.11.1)-常用的组合逻辑电路器件1_第2页
(5.11.1)-常用的组合逻辑电路器件1_第3页
(5.11.1)-常用的组合逻辑电路器件1_第4页
(5.11.1)-常用的组合逻辑电路器件1_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

课点19常用的组合逻辑电路器件一、编码器

用一定位数的数码表示特定信息的过程称为编码。

通过编码获得的不同二进制数的组合称为代码。

用二进制代码表示特定信息的过程，称为二进制编码。

用二进制代码表示1位十进制数的过程，称为二—十进制编码。

实现编码操作的电路称为编码器。

常用的编码器有二进制编码器和二—十进制编码器两种。（一）二进制编码器用n位二进制代码对N=2n个信号进行编码的电路，称为二进制编码器。二进制编码器输入为N=2n个信号，输出为n位二进制代码。3位二进制编码器真值表

74LS148优先编码器输出位数为n时，输入端的数量为2n。（二）8线—3线优先编码器74LS1481234567816151413121110974LS14874LS148的管脚排列图

当使能输入端S＝１时，电路处于禁止编码状态，所有的输出端全部输出高电平“１”；当使能输入端S＝０时，电路处于正常编码状态，输出端的电平由I0~I7

的输入信号而定。I7的优先级别最高，I0级别最低。I0~I7为输入端，Y0~Y2为输出端，S为使能输入端，OE为使能输出端，GS为片优先编码输出端。“非”号表示低电平有效。

使能输出端OE

＝０时，表示电路处于正常编码同时又无输入编码信号的状态。

片优先编码输出端GS＝０时，表示电路处于正常编码且又有编码信号输入时的状态。74LS148编码器的逻辑功能电路图&&&11111111000001010011100101110111二、

译码器

译码和编码的过程相反。通过译码可将输入的二进制代码按编码时的原意译成对应的特定信息或十进制数码输出。译码器是一个多输入、多输出的组合逻辑电路。1234567816151413121110974LS138

由74LS138芯片的管脚排列图可看出，它是一个有16个管脚的数字集成电路，除电源、“地”两个端子外，还有三个输入端A2、A1、A0，八个输出端Y0~Y7，三个使能端Ｇ1、G2A、G2B。××××××000001010011100101110111111111111111111111011111111101111111110111111111011111111101111111110111111111011111111101111111110

×10×1010101010101010输出输入G2AA2G2BY3Y5Y4A0A1G1Y2Y0Y7Y6Y174LS138译码器真值表

从真值表可看出，当输入使能端G1为低电平0时，无论其它输入端为何值，输出全部为高电平1；当输入使能端G2A和G2B中至少有一个为高电平1

人人文库> 全部分类> 教育资料 > 课设设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论