数字逻辑 第4章 存储逻辑

简化功能表1110RD输入不变不变截止1导通0导通0V状态OUT输出TRTH××100110归纳出：TH、TR和Q：

1、1

出

0

；

0、0

出1

；

0、1

不变。555定时器的工作原理与逻辑功能复习555定时器应用1——组成单稳态触发器★短时照明灯★定时监测电路应用uIuO555定时器应用2——组成施密特触发器★脉冲幅度鉴别★波形的整形应用555定时器应用3——组成多谐振荡器同步时序逻辑分析时序电路的结构：输出方程：状态方程：激励方程：输出方程：米里型时序电路（Mealy）摩尔型时序电路（Moore）组合逻辑电路触发器1…QnX0Xn……………Q0Z0ZnY0Yn触发器n输出与输入及状态有关输出只与状态有关同步时序逻辑电路分析：同步时序分析步骤同步时序逻辑电路分析步骤：1、分清电路。确定输入、输出信号2、列出三个方程。激励方程、输出方程、状态方程3、写出状态转换真值表。4、画出状态转换图。5、描述逻辑功能。根据特征方程（RS、D、JK、T）逻辑电路激励方程输出方程状态方程状态转换图描述逻辑功能1、激励、输出方程2、状态方程例2已知同步时序电路如图，试分析电路逻辑功能。3、状态表、状态转移图

该时序电路是摩尔型2、状态方程000001010101Q2Q1Q0110011111100有效状态、无效状态、自启动123456CPQ0Q1Q20004、时序波形脉冲分配器5.逻辑功能输出方程：Moore型时序电路激励方程：1写方程式分析下面同步时序电路的功能。例32求状态方程JK触发器的状态方程：将各触发器的激励方程代入，即得电路的状态方程：3列状态表000001010011100101110111001011101111000010100110000011004画状态图、时序图状态图有效循环无效循环电路不能自启动。5电路功能时序图有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。第3章掌握内容●

1、RS、D触发器的逻辑图、功能表、符号、特征方程●

2、JK、T触发器的逻辑图、功能表、符号、特征方程●

3、锁存器、寄存器、移位寄存器的区别与联系●

5、中规模计数器的使用方法（异步、同步/清零、置数）●

6、555定时器构成单稳态触发器、施密特触发器、多谐振荡器●

7、米里型和摩尔型时序电路的结构及特点●

8、同步时序电路的分析步骤●

4、同步计数器与异步计数器的区别第4章第

4章第一节特殊存储部件第二节随机读写存储器RAM第三节只读存储器ROM第四节FLASH存储器第五节存储器容量扩充存储逻辑译码器寄存器组数据入n位地址计数器特殊存储部件●

一、寄存器堆一个寄存器可以记忆4、8、16、32位……信息。寄存器堆结构DatainDataOut地址线WRRD寄存器堆第一节特殊存储部件数据选择器数据分配器每次只能读出一个寄存器的数据位数的多少取决触发器的个数一个寄存器只能记忆一个字记忆多个字-----需要多个寄存器一个字=n位双端口寄存器双端口输出寄存器运算器E锁存器B锁存器A双端口寄存器组EA0~3B0~3ABWRRD数据入A输出B地址4位WRRD寄存器堆B输出RDB地址4位A地址4位16个可以同时从寄存器堆中取出A、B两个数寄存器队列●

二、寄存器队列以先进先出（FIFO）方式用若干个寄存器构成的小型存储部件寄存器队列●

三、寄存器堆栈以后进先出（LIFO）方式用若干个寄存器构成的小型存储部件寄存器堆栈寄存器堆栈(c)出栈随机读写存储器第二节随机读写存储器随机读写存储器----RAM记忆部件双极型MOS型动态静态SRAMDRAM易失性存储器优点：读写方便，使用灵活缺点：断线后存储的数据会丢失●

一、RAM的结构地址译码读写电路地址码读/写控制输出数据输入数据存储矩阵将若干个存储元排成矩阵形式，每个存储元可以存储一位二进制数0或11231、单译码结构需要一个译码器。每个存储元只有一条选择线（字线）。单译码结构（也称字结构）：每次读／写时，选中一个字的所有存储元。●

二、地址译码方法存储器按存储矩阵组织方式不同，可分为：单译码结构和双译码结构。读操作16×4（16个存储单元，每个4位）单译码结构写操作16×4（16个存储单元，每个4位）单译码结构2、双译码结构两个地址译码器。每个存储元有两条选择线

。能读写存储元：行选线X和列选线Y有效时的交叉点存储元。双译码结构RAM：需要有X（行地址）和Y（列地址）。双译码结构容易构成大容量存储器。目前使用的RAM和EPROM，都使用双译码形式双译码结构读操作16×1（4×4个存储单元，每个1位）写操作16×1（4×4个存储单元，每个1位）双译码结构随机读写存储器●

三、存储元的结构●

1、SRAMSRAM存储器：静态随机读写存储器，与DRAM存储器不同之处在存储元电路的机理不一样。SRAM存储元，用一个锁存器构成。SRAM存储器结构芯片的位数：字长1位、4位、8位、16位、32位、64位等。32K×8位SRAM芯片逻辑图与内部结构图。/CS=0：芯片被选中，可以进行读／写操作/WE=0：执行存储单元写操作，输入缓冲器被打开，输出缓冲器被关闭（两者互锁）/WE=1：执行存储单元读操作，输入缓冲器被关闭，输出缓冲器被打开。DRAM存储器：动态随机读写存储器。DRAM存储器的存储元不使用锁存器，而是用１个小电容器。依赖电容C的充电电荷记存“1”“0”。优点：非常简单，集成度高，位成本较低。缺点：超过一定周期，电容电荷泄漏而可能丢失所存信息。措施：必须及时补充电荷，这种过程叫做刷新或再生。●

2、DRAM

(DynamicRAM)存储元上数据线的工作情况存储元数据线的工作情况输出缓冲器输入缓冲器刷新缓冲器(字线)(数据线)存储元写入：R/W=0输入缓冲器打开读出：R/W=1输出缓冲器打开刷新：刷新控制线=1刷新缓冲器打开，读出的1被写入“1”DRAM读写控制1MX1DRAM存储器芯片的外部接线存储芯片外部接线地址线数据线读/写线片选线2114A0~A9D0~D3CSWE1K×4RAM2716A0~A10D0~D7CERD2K×8ROM随机读写存储器SRAM：静态随机读写存储器，存储元用一个锁存器构成。DRAM：动态随机读写存储器。存储元由１个小电容器构成。依赖电容C的充电电荷记存“1”“0”。必须定期补充电荷（刷新或再生）RAM——随机读写存储器优点：读写方便，使用灵活缺点：断线后存储的数据会丢失动态静态SRAMDRAMRAM复习SDRAM补充：SDRAM

——SynchronousDRAM同步动态存储器在现有的标准动态存储器中加入同步控制逻辑，利用一个单一的系统时钟同步所有的地址数据和控制信号。SGRAM——SynchronousGraphicsRandom-AccessMemory同步图形随机存储器一种图形读写能力较强的显存，由SDRAM改良而成。SGRAM读写数据时不是一一读取，而是以"块"（Block）为单位，从而减少了内存整体读写的次数，提高了图形控制器的效率。用于视频存储。

DDR

（DDRSDRAM）——DoubleDataRateSDRAM双倍速率同步动态随机存储器存储器容量扩充●

五、存储器容量扩充●

1、位扩展RAM芯片的描述2K×4256×81024×1要组成1K×8的存储器1K×11K×41K×88片2片1片●

2、字扩展要组成8K×8的存储器1K×82K×84K×88片4片2片●

3、容量扩展4K×18K×41K×8表示片内有多少条地址线存储单元为2048/有11条地址线每个地址访问4位二进制数据/有4条数据线D1D0D7…1KX1D0~D3D4~D71KX4D0~D71KX8存储器容量扩充A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0需要多少个1K芯片片内地址线（10条）片内地址线（11条）片内地址线（12条）需要多少个2K芯片需要多少个4K芯片……需要多少个64K芯片片内地址线（16条）高位地址

6:64高位地址

5:32高位地址

4:16地址线增加一条容量增加一倍组成64K的存储器需64片需32片需1片需16片例题1D0D7…CSCSCSCSD0~D3D0~D3D0~D3D0~D3D4~D7D4~D7D4~D7D4~D7256×4256×4256×4256×4例1现有256×4的存储芯片若干，试问要组成1K×8的存储器需要芯片多少片？画出连线图。解：字扩展需要4片，位扩展需要2片，共需要8片。000~0FFH100~1FFH300~3FFH200~2FFHY0Y1Y2Y32:4A8A91K×8A0A7…只读存储器第三节只读存储器特点：厂家按要求在芯片生产过程中已固化好半导体只读存储器．简称ROM(Read-onlyMemory)特点：存储固定信息。预先把信息写入到存储器中，在操作过程中，只能读出信息，不能写入。1、

掩膜式只读存储器ROM非易失性存储器一、

只读存储器ROM分类ROM出厂时其内部存储的信息就已经“固化”在里边了，所以也称固定ROM。它在使用时只能读出，不能写入，因此通常用来存放固定数据、固定程序，比如存放引导、监控程序只读存储器特点：用户一次性写入(现场可编程ROM)擦除速度慢，擦除时间约15到20分钟EPROME2PROM紫外线擦除电擦除2、

一次编程只读存储器PROM

3、

多次改写只读存储器PROM在出厂时，存储的内容为全0(或全1)，用户根据需要，可将某些单元改写为1(或0)。PROM采用熔丝或PN结击穿的方法编程，由于熔丝烧断或PN结击穿后不能再恢复，因此PROM只能改写一次电擦除的速度很快（一般为毫秒数量级），可重复擦写1万次以上FLASH特点：集成度高、读取速度快、再编程次数多具有RAMEEPROM的特点非易失性的存储器

FLASH已广泛用于U盘、MP3播放器、机顶盒、PC机主板的BIOS芯片等计算机外设中，甚至在一些网络设备中（比如路由器、防火墙）也有应用。Intel公司于1988年推出的一种新型半导体存储器4、

闪存FLASHFLASH比E2PROM容量大，价格贵一些，以扇区为单位进行擦除／编程写入ROM结构●

二、掩膜ROM的结构A1A0W如果希望W2=1A1A0=10地址译码、存储矩阵、输出缓冲地址译码构成与门阵列WA0RVCC(+5V)D1D2A1利用行列交叉点上的晶体管的导通或截止来表示存1或存0。ROM结构D=W0+W1+W2D3D2D1D0=0111DW0W1W2RD1D2D3W1W2W0D存储矩阵构成或门阵列当W2=1每个交叉点都是一个存储元接二极管相当于存“1”没接二极管相当于存“0”ROM结构输入使用与阵列输出使用或阵列A0A1A2与阵列或阵列Y0Y1Y2Y3每一条字线对应输入变量的一个最小项ROM结构ROM的另一种表示形式

如果把ROM看作组合逻辑电路，则地址码A1A0是输入变量，数据码D3~D0是输出变量。输出函数表达式：译码部分表达式：ROM与阵列固定或阵列可编程提问已知一个组合逻辑可以采用几种电路形式来实现？1、直接用与门、或门、非门。2、用中规模组合逻辑电路：数据选择器、译码器。3、PROM。BAYCA0A1D1D0D2D3BA110YY0数据选择器ABCG1G2AG2BBAC“1”3:8译码器YCBAY例第4章掌握内容●

1、RAM和ROM的区别●

2、SRAM及DRAM的区别●

3、只读存储器的分类●

4、存储器容量的扩充第5章第

5章第一节PLD的基本概念第二节现场可编程门阵列FPGA可编程逻辑可编程逻辑第一节PLD的基本概念可编程逻辑器件PLDPROMPLAGAL与阵列固定或阵列可编程与阵列或阵列均可编程PAL通用逻辑阵列与阵列可编程或阵列固定FPGAFieldProgrammableGateArrayProgrammableArrayLogicGenericArrayLogic最终逻辑结构和功能由用户编程决定。特点PLD发展过程ProgrammableLogicDevice现场可编程门阵列数字逻辑电路中一定包含逻辑器件逻辑器件可编程逻辑器件固定逻辑器件可编程阵列（与）●

一、可编程阵列由与或阵列组成PLD结构特点PLD输入缓冲门三态门XXX?●

1、与阵列输出是输入变量的与函数可编程阵列（或）●

2、或阵列输出是输入变量的或函数可编程阵列（与或）PLA与阵列可编程或阵列可编程PLD实现组合逻辑例题NOB3B2B1B0G3G2G1G0000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000例00011110000412801151391137151110261410B3B2B1B0G311111111自然二进制码转换位循环二进制码用PLA与或逻辑实现。PLD类型●

5、PLD类型按照容量PLD分为简单可编程逻辑器件SPLD复杂可编程逻辑器件CPLDIC管脚数：24~28IC管脚数：44~160简单可编程逻辑器件SPLD的内部结构与阵列固定或阵列可编程………………输入输出(a)PROM与阵列可编程或阵列固定………………输入输出(c)PAL与阵列可编程或阵列可编程………………输入输出(b)PLA与阵列可编程或阵列固定………………输入输出(d)GAL一次可编程只读存储器可编程阵列逻辑可编程逻辑阵列通用阵列逻辑内部包含逻辑宏单元（触发器）PLD类型复杂可编程逻辑器件CPLD的内部结构I/OI/OI/OI/OI/OI/O互连总线PLAPLD能做什么呢？

可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU，下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。

通过软件仿真，可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。现场可编程门阵列第二节现场可编程门阵列FPGA-------FieldProgrammableGateArray特点不再受内部结构的限制，可以设计任何复杂的逻辑电路1、在编程上FPGA比CPLD具有更大的灵活性2、FPGA的集成度比CPLD高3、CPLD的速度比FPGA快4、CPLD的功耗要比FPGA大,且集成度越高越明显。总之，FPGA和CPLD在执行硬件描述语言上没有区别。CPLD掉电不丢代码，保密性好一些，成本也低一些，当然资源也少一些，不适合做比较大的项目。随着FPGA价格降低，FPGA应用更加广泛。FPGA与CPLD的区别提问已知一个组合逻辑可以采用几种电路形式来实现？1、直接用与门、或门、非门。2、用中规模组合逻辑电路：数据选择器、译码器。3、用PROM。BAYCA0A1D1D0D2D3BA110YY0数据选择器ABCG1G2AG2BBAC“1”3:8译码器Y或阵列的容量是8。CBAY4、用PLA。CBAYROM实现全减器用ROM实现全减器。AiBiCi-1DiCi0000010100111001011101110110100101110001DiCiAiAiBiBiCi-1Ci-1问题字符发生器●

3、字符发生器D4D3D2D1D0●●●●●●●●●●●●●●●●●●●●地址将字符的点阵预先存储在ROM中，需要时顺序给出地址码，将点阵逐行读出。A7A6A5A4A3A2A1A001010000010100010101001001010011010101000101010101010110输出缓冲行译码器A2A1A0D4D3D2D1D0（地址扫描）（特征地址）（字符）地址范围：50H~56H如何保存多个字符？●

三、ROM的应用●

1、代码转换器●

2、比较器字母R的7×5点阵字符发生器●

3、字符发生器ROM高位地址低位地址A0~A3A4~A10字符ASCII码字符点阵的每一行D0~D7字符“A”占用410H~418H字符“9”占用390H~398HD7D6D5D4D3D2D1D0●●●●●●●●●●●●●●●●●●●●●●08H14H22H41H41H7FH41H41H41H410H411H412H413H414H415H416H417H418H地址数据7×9点阵字符“B”占用420H~428H字符“3”占用330H~338HA10A9A8A7A6A5A4A3A2A1A0100000100001000001000110000010010100000100111000001010010000010101……ROM应用●

三、ROM的应用●

1、代码转换器例1试用ROM实现四位自然二进制码转换成四位循环码。解：四位自然二进制码为B3B2B1B0，四位循环码为G3G2G1G0

。转换器NOB3B2B1B0G3G2G1G0000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000G3G2G1G0B3B3B2B2B1B1B0B0固定的点阵比较器试用适当容量的ROM实现两个两位二进制数比较的比较器。例2解：两个两位二进制数分别为A1A0和B1B0。A1A0大于B1B0

时，F1＝1。A1A0等于B1B0

时，F2＝1。A1A0小于B1B0

时，F3＝1。●

2、比较器比较器NOA1A0B1B0F1F2F300000010100010012001000130011001401001005010101060110001701110018100010091001100101010010111011001121100100131101100141110100151111010F1F2F3A1A1A0A0B1B1B0B0数学函数表●

3、数学函数表两个两位二进制正整数的乘法运算。例3NOB1B0A1A0F3F2F1F0000000000100010000200100000300110000401000000501010001601100010701110011810000000910010010101010010011101101101211000000131101001114111001101511111001F3F2F1F0B1B1B0B0A1A1A0A0逻辑函数发生器有三个变量ABC，用ROM实现如下逻辑函数。例4F3F2F1F0A

A

BBCCNOABCF3F2