第10章 数字电路基础和逻辑门电路

电工电子技术数字电子技术第3篇

DigitalElectronicTechnique本章将依次讨论数字系统中数的表示方法、常用的几种编码，介绍逻辑代数的基本概念和基本理论，说明逻辑函数的基本表示形式及其化简。数字电路基础和逻辑门电路

第10章第3篇数字电子技术

DigitalElectronicTechniqueBasisofDigitalandLogicGateCircuit

第10章数字电路基础和逻辑门电路10.1数制及编码10.2逻辑代数及基本运算规则LogicalAlgebraandBasicOperationOrdination

10.3逻辑门电路Logicgatecircuit10.4逻辑函数表示与化简RepresentationAndSimplificationsofLogicFunctions

BasisofDigitalandLogicGateCircuit

NumberRepresentationSystemandCoding

第3篇数字电子技术

DigitalElectronicTechnique主要内容：重点内容：难点内容：

逻辑函数的化简。第10章数字电路基础和逻辑门电路数的表示方法、常用的几种编码(10.1)，逻辑代数的基本概念和基本理论(10.2-10.3)，逻辑函数的基本表示形式及其化简(10.4)。

二进制数、常用的几种编码、逻辑代数基础、逻辑函数及其化简。10.1数制及编码10.1.1数制

10.1.2数制间的转换10.1.3二-十进制编码NumberRepresentationSystemGeneralNumberSystemConversionsBinarycodeddecimal10.1数制及编码10.1.1数制（NumberRepresentationSystem）232×103×1203++23十位数字2个位数字3权值基数：由0~9十个数码组成，基数为10。位权：10210110010-110-210-3计数规律：逢十进一权值10的幂十进制（Decimal）10-1权权权权任意一个十进制数，都可按其权位展成多项式的形式。(652.5)D位置计数法按权展开式(N)D=(Kn-1K1K0.K-1K-m)D=Kn-110n-1

++K1101

+K0100+K-110-1

++K-m

10-m十进制（Decimal）=6

102+5101+2100+5下标D表示十进制10.1.1数制二进制（Binary）只由0、1两个数码和小数点组成，不同数位上的数具有不同的权值2i。基数2，逢二进一任意一个二进制数，都可按其权位展成多项式的形式。(N)B=(Kn-1K1K0.K-1K-m)B=Kn-12n-1

++K121

+K020

+K-12-1

++K-m

2-m下标B表示二进制10.1.1数制任意R进制任意一个二进制数，都可按其权位展成多项式的形式。只由0~（R-1）R个数码和小数点组成，不同数位上的数具有不同的权值Ri，基数R，逢R进一。(N)R=(Kn-1K1K0.K-1K-m)R=Kn-1Rn-1

++K1R1

+K0R0

+K-1R-1

++K-m

R-m任意一个R进制数，都可按其权位展成多项式的形式。10.1.1数制10.1.1数制常用数制对照表

十进制二进制八进制十六进制十进制二进制八进制十六进制012345678910111213141500000001001000110100010101100111100010011010101111001101111011110123456701234567101112131415161789ABCDEF10.1数制及编码10.1.2数制间的转换（GeneralNumberSystemConversions）二进制转换成十进制

十进制转换成二进制二进制转换成十六进制

十六进制转换成二进制

例：(10011.101)B=(？)D(10011.101)B＝1×24＋0×23＋0×22＋1×21＋1×20

＋1×2－1＋0×2－2＋1×2－3

二进制转换成十进制

利用二进制数的按权展开式，可以将任意一个二进制数转换成相应的十进制数。＝（19.625）D10.1.2数制间的转换十进制转换成二进制整数部分的转换除基取余法：用目标数制的基数（R=2）去除十进制数，第一次相除所得余数为目的数的最低位K0，将所得商再除以基数，反复执行上述过程，直到商为“0”，所得余数为目的数的最高位Kn-1。例：（29）D=（？）B29147310222221K00K11K21K31K4LSBMSB得（29）D=（11101）B十进制转换成二进制小数部分的转换乘基取整法：小数乘以目标数制的基数（R=2），第一次相乘结果的整数部分为目的数的最高位K-1，将其小数部分再乘基数依次记下整数部分，反复进行下去，直到小数部分为“0”，或满足要求的精度为止（即根据设备字长限制，取有限位的近似值）。例：将十进制数（0.723）D转换成ε不大于2-6的二进制数。

ε不大于2-6，即要求保留到小数点后第六位。10.1.2数制间的转换例：将十进制数（0.723）D转换成ε不大于2-6的二进制数。0.7232K-110.446K-20.892K-30.784K-40.568K-50.136由此得：(0.723)D=(0.101110)B十进制二进制八进制、十六进制0.2722222201110K-610.1.2数制间的转换10.1.2数制间的转换

从小数点开始，将二进制数的整数和小数部分每4位分为一组，不足四位的分别在整数的最高位前和小数的最低位后加“0”补足，然后每组用等值的十六进制码替代，即得目的数。例：

（1011101.101001）B=（?）H

(1011101.101001）B=（5D.A4）H1011101.101001小数点为界000D5A4二进制与十六进制之间的转换

10.1.2数制间的转换二进制与八进制之间的转换

从小数点开始，将二进制数的整数和小数部分每3位分为一组，不足三位的分别在整数的最高位前和小数的最低位后加“0”补足，然后每组用等值的八进制码替代，即得目的数。例：（11010111.0100111）B=（?）O（11010111.0100111）B=（327.234）O11010111.0100111小数点为界00072323410.1数制及编码10.1.3二-十进制编码（Binarycodeddecimal）二—十进制码格雷码校验码字符编码

有权码8421BCD码用四位自然二进制码的16种组合中的前10种，来表示十进制数0~9，由高位到低位的权值为23、22、21、20，即为8、4、2、1，由此得名。用文字、符号或数码表示特定对象的过程称为编码。

此外，有权的BCD码还有2421BCD码和5421BCD码等。

无权码余三码是一种常用的无权BCD码。十进制8421BCD码012345678900000001001000110100010101100111100010012421BCD码5421BCD码余三码8421b3b2b1b0位权0000000100100011010010111100110111101111000000010010001101001000100110101011110000110100010101100111100010011010101111002421b3b2b1b05421b3b2b1b0无权常用的BCD码

10.1.3二-十进制编码二—十进制码格雷码校验码字符编码常用的编码：（二）格雷码2.编码还具有反射性，因此又可称其为反射码。1.任意两组相邻码之间只有一位不同。注：首尾两个数码即最小数0000和最大数1000之间也符合此特点，故它可称为循环码。10.1.3二-十进制编码（三）校验码

最常用的误差检验码是奇偶校验码，它的编码方法是在信息码组外增加一位监督码元。（四）字符编码ASCII码:七位代码表示128个字符96个为图形字符控制字符32个二—十进制码格雷码校验码字符编码常用的编码：10.1.3二-十进制编码10.2.1基本逻辑运算

10.2.2逻辑代数的公理和定理BasicBooleanOperation

AxiomsandTheoremsinLogicAlgebra

10.2逻辑代数及基本运算规则10.2逻辑代数及基本运算规则10.2.1基本逻辑运算

（BasicBooleanperation

）（一）逻辑变量

取值：逻辑0、逻辑1。逻辑0和逻辑1不代表数值大小，仅表示相互矛盾、相互对立的两种逻辑状态。（二）基本逻辑运算逻辑与

逻辑或

逻辑非

一、逻辑变量及基本逻辑运算逻辑符号逻辑表达式F=AB

=

AB与逻辑真值表与逻辑关系表逻辑与

开关A开关B灯F断断断合合断合合灭灭灭亮ABF101101000010ABF

与逻辑运算符，也有用“”、“∧”、“∩”、“&”表示。只有决定某一事件的所有条件全部具备，这一事件才能发生。UABF10.2.1基本逻辑运算逻辑符号或逻辑真值表或逻辑关系表逻辑或

开关A开关B灯F断断断合合断合合亮亮亮灭ABF101101001110决定某一事件的条件有一个或一个以上具备，这一事件才能发生。逻辑表达式F=A+BABFUFAB≥1或逻辑运算符，也有用“∨”、“∪”表示。10.2.1基本逻辑运算非逻辑真值表非逻辑关系表逻辑非

开关A灯FAF当决定某一事件的条件满足时，事件不发生；反之事件发生。逻辑表达式F=A“-”非逻辑运算符UFAR断合亮灭100110.2.1基本逻辑运算与非逻辑运算F1=AB或非逻辑运算F2=A+B与或非逻辑运算F3=AB+CD（三）复合逻辑运算ABF1ABF2≥1ABF3CD≥110.2.1基本逻辑运算ABF101101001100逻辑表达式F=AB=AB+AB

ABF=1逻辑符号逻辑表达式F=ABABF101101000011

异或运算

同或运算“”异或逻辑运算符=AB“⊙”同或逻辑运算符ABF=1逻辑符号ABF=10.2.1基本逻辑运算（四）正逻辑与负逻辑（与门）（或门）ABFVLVLVL电平关系VLVHVLVHVLVLVHVHVH正逻辑ABF负逻辑ABF0

0

00101001111

1

1101011000VH：高电平

VL：低电平逻辑0：VH逻辑1：

VL逻辑1：VH逻辑0：

VL高电平VH用逻辑0表示，低电平VL用逻辑1表示。正、负逻辑间关系正或=负与正与=负或正与非=负或非正或非=负与非≥1逻辑符号等效在一种逻辑符号的所有入、出端同时加上或者去掉小圈。原来的符号互换（与←→或、同或←→异或）高电平VH用逻辑1表示，低电平VL用逻辑0表示。10.2.1基本逻辑运算≥1≥1正逻辑正与正与非正或正或非≥1≥1负逻辑负与负与非负或负或非10.2.1基本逻辑运算A+0=AA+1=1A0=0A1=AAA=0

A+A=1AA=AA+A=AAB=BAA+B=B+A

(AB)C=A(BC)(A+B)+C=A+(B+C)A

(B+C)=AB+ACA+BC=(A+B)(A+C)0-1律互补律重叠律交换律结合律分配律10.2.2逻辑代数的公理和定理10.2逻辑代数及基本运算规则反演律AB=A+BA+B=AB还原律

A=A吸收律A+AB=AA(A+B)=AA+AB=A+BA(A+B)=ABAB+AC+BC=AB+AC(A+B)(

A+C)(B+C)=(A+B)(A+C)10.2.2逻辑代数的公理和定理10.2.2逻辑代数的公理和定理例：证明吸收律成立互补律重叠律例：证明反演律AB=A+B和

A+B=ABABAB

A+BABA+B000110111110111010001000由真值表得

证：利用真值表AB=A+B，

A+B=AB1110111010001000反演律又称摩根定律，常变形为AB=A+B和

A+B=AB10.2.2逻辑代数的公理和定理10.2.2逻辑代数的公理和定理三个基本运算规则代入规则：任何含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立。例：

A

B=A+BBC替代B得由此反演律能推广到n个变量：利用反演律

ABC=A+BC=A+B+C10.2.2逻辑代数的公理和定理反演规则：对于任意一个逻辑函数式F，做如下处理：若把式中的运算符“•”换成“+”,“+”换成“•”；常量“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量，那么得到的新函数式称为原函数式F的反函数式。例：F(A，B，C)CBAB

)C

A(BA

+++=其反函数为)CBA(BCA)BA(F++++=保持原函数的运算次序--先与后或，必要时适当地加入括号。10.2.2逻辑代数的公理和定理

对偶式：对于任意一个逻辑函数，做如下处理：1）若把式中的运算符“.”换成“+”，“+”换成“.”；2）常量“0”换成“1”，“1”换成“0”。得到的新函数为原函数F的对偶式F′，也称对偶函数。

对偶规则：如果两个函数式相等，则它们对应的对偶式也相等。即若F1=F2

则F1′=F2′。使公式的数目增加一倍。求对偶式时运算顺序不变，且它只变换运算符和常量，其变量是不变的。注：函数式中有“”和“⊙”运算符，求反函数及对偶函数时，要将运算符“”换成“⊙”，“⊙”换成“”。

其对偶式例：FB1C

ABA

++=)(+F′B0C

ABA++=)

()(10.3逻辑门电路10.3.1基本逻辑门电路

10.3.2复合逻辑门电路10.3.3集成逻辑门电路FunctionLogicGateCircuitCombinationGate

IntegratedLogicGateCircuit

10.3逻辑门电路双极型集成逻辑门MOS集成逻辑门集成逻辑门按器件类型分按集成度分SSI：＜100个等效门MSI：＜103个等效门LSI：＜104个等效门VLSI：＞104个以上等效门TTL、ECLI2L、HTLPMOSNMOSCMOS10.3逻辑门电路10.1.1基本逻辑门电路(FunctionLogicGateCircuit)

输出级由D3、T4、T5和电阻R4组成。T4与T5组成推拉式输出结构，具有较强的负载能力。输入级由多发射极晶体管T1、二极管D1、D2和电阻R1组成。实现输入变量A、B的与运算。中间级由T2、R2和R3组成。T2的集电极C2和发射极E2分别提供两个相位相反的电压信号。输入端至少有一个（设A端）接低电平：0.3V3.6V1V3.6VT1管:A端发射结导通，UB1=UA+UBE1=1V，其它发射结反偏截止。（5-0.7-0.7）V=3.6V因为UB1=1V,所以T2、T5截止,UC2≈Ucc=5V。T4：工作在放大状态5V电路输出高电平：TTL与非门工作原理10.1.1基本逻辑门电路10.1.1基本逻辑门电路输入端全接高电平：3.6V2.1V0.3VT1:UB1=UBC1+UBE2+UBE5=0.7V×3=2.1V电路输出低电平：UOL=0.3V3.6VT1：发射结反偏，集电极正偏，工作在倒置放大状态且T2、T5导通。T2：工作在饱和状态T4：UC2=UCES2+UBE5≈1V，T4截止。T5：处于深饱和状态TTL与非门工作原理输入端全接高电平，输出为低电平。输入端至少有一个接低电平时，输出为高电平。由此可见，电路的输出与输入之间满足与非逻辑关系：T1：倒置放大状态T2：饱和状态T4：截止状态T5：深度饱和状态T1：深度饱和状态T2：截止状态T4：放大状态T5：截止状态TTL与非门工作原理10.1.1基本逻辑门电路三态输出逻辑门（TSL门）（一）三态门工作原理当E=0时，T4截止，C端输出高电平，D2截止，则右侧电路执行正常与非功能F=AB。101V1V输出F端处于高阻状态记为Z。Z当E=1时，TSL门输出具有高、低电平状态外，还有第三种输出状态—

高阻状态，又称禁止态或失效态。非门是三态门的状态控制部分六管TTL与非门T6、T7、T9、T10均截止增加部分E使能端使能端的两种控制方式低电平使能高电平使能三态门的逻辑符号ABFEFABE1.实现总线结构任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。2.实现双向数据传输当E=0时，门1工作，门2禁止，数据从A送到B；

当E=1时，门1禁止，门2工作，数据从B送到A。（二）三态门的应用总线0110.4逻辑函数的表示及化简10.4.1逻辑函数的表示方法

10.4.2逻辑函数的化简方法RepresentationofLogicFunctionsSimplificationofLogicFunctions

用有限个与、或、非等逻辑运算符，应用逻辑关系将若干个逻辑变量A、B、C等连接起来，所得的表达式称为逻辑函数。F=(A，B)=A+BF=(A，B，C)=A+BC输出变量逻辑函数的表示方法：逻辑图逻辑表达式

波形图

真值表

输入变量例：三个人表决一件事情，结果按“少数服从多数”的原则决定。试建立该问题的逻辑函数。ABCF00000100110111100101011111011000三个人意见分别用逻辑变量A、B、C表示表决结果用逻辑变量F表示同意为逻辑1，不同意为逻辑0。表决通过为逻辑1，不通过为逻辑0。1.真值表2.逻辑函数表达式找出函数值为1的项。每个函数值为1的输入变量取值组合写成一个乘积项。这些乘积项作逻辑加。F=ABC+ABC+ABC+ABC输入变量取值为1用原变量表示;反之，则用反变量表示ABC、ABC、ABC、ABC。101111101011111110.4.1逻辑函数的表示方法

（RepresentationofLogicFunctions）10.4逻辑函数的表示及化简3.逻辑图F=ABC+ABC+ABC+ABC乘积项用与门实现和项用或门实现4.波形图ABFCABCABCABC≥1ABCF10.4.1逻辑函数的表示方法

函数表达式的常用形式五种常用表达式F(A，B，C)“与―或”式“或―与”式“与非―与非”式“或非―或非”式“与―或―非”式表达式形式转换=AB+AC基本形式例如函数F=AB+AC1.与-或表达式转换为或-与表达式F=AB+AC=AA+AB+AC+BC=A(A+B)+C(A+B)=(A+C)(A+B)吸收率互补率2.与-或表达式转换为与非—与非表达式F=AB+AC=AB+AC=AB•

AC还原率反演率3.或-与表达式转换为或非—或非表达式F=(A+C)(A+B)=(A+C)(A+B)=A+C+A+B4.或-与表达式转换为与-或-非表达式=AC+A

B10.4.1逻辑函数的表示方法

10.4.1逻辑函数的表示方法

逻辑函数的标准形式最小项：n个变量有2n个最小项，记作mi。3个变量有23（8）个最小项。m0m100000101m2m3m4m5m6m7010011100101110111234567n个变量的逻辑函数中，包括全部n个变量的乘积项（每个变量必须而且只能以原变量或反变量的形式出现一次）。一、最小项乘积项最小项二进制数十进制数编号最小项编号i：各输入变量取值看成二进制数，对应十进制数。10.4.1逻辑函数的表示方法

001ABC000m0m1m2m3m4m5m6m7100000000100000011010011100101110111000000000000100000010000001000000100000010000001111111三变量的最小项

最小项的性质：同一组变量取值：任意两个不同最小项的乘积为0，即mimj=0(i≠j)。全部最小项之和为1，即任意一组变量取值：只有一个最小项的值为1，其它最小项的值均为0。10.4.1逻辑函数的表示方法

标准积之和(最小项）表达式式中的每一个乘积项均为最小项解：例：的标准积之和表达式。求函数利用互补律，补上所缺变量B。利用互补律，补上所缺变量D。10.4.1逻辑函数的表示方法

ABC000001010011100101110111mi01234567FMi0123456701010101例：已知函数的真值表，求该函数的标准积之和表达式。

从真值表找出F为1的对应最小项。解:001111011331101551111771然后将这些项逻辑加。F(A,B,C)函数的最小项表达式是唯一的。10.4逻辑函数的表示及化简10.4.2逻辑函数的化简方法（SimplificationofLogicFunctions

）代数法化简逻辑函数图解法化简逻辑函数

具有无关项的逻辑函数化简10.4.2逻辑函数的化简方法函数化简的目的

逻辑电路所用门的数量少

每个门的输入端个数少

逻辑电路构成级数少

逻辑电路保证能可靠地工作降低成本提高电路的工作速度和可靠性与或表达式最简的标准

与项最少，即表达式中“+”号最少。

每个与项中变量数最少，即表达式中“”号最少。实现电路的与门少下级或门输入端个数少与门的输入端个数少10.4.2逻辑函数的化简方法方法：并项：利用将两项并为一项，消去一个变量。吸收：利用A+AB=A消去多余的与项。消元：利用消去多余因子。一、代数法化简逻辑函数配项：先乘以A+A或加上AA，增加必要的乘积项，再用以上方法化简。代数法化简函数例：化简逻辑函数F=AB+AC+AD+ABCDF=A（B+C+D）+ABCD解：=ABCD+ABCD=A（BCD+BCD）=A反演律并项法例：化简逻辑函数F=(A+B+C)(B+BC+C)(DC+DE+DE)(C+D)1=(A+B+C)(C+D)=AC+BC+AD+BD+CD=AC+BC+CD二变量K图AB

mi图形法化简函数卡诺图（K图）图中一小格对应真值表中的一行，即一个最小项，又称真值图。AABBABBAABABAB1010

m0

m1

m2

m300011011

m0

m1

m2

m3ABC01000111100001111000011110

m0

m1

m2

m3

m4

m5

m6

m7

m0

m1

m2

m3

m4

m5

m6

m7

m12

m13

m14

m15

m8

m9

m10

m11ABCD三变量K图四变量K图0001111000011110ABCD（1）n个逻辑变量的函数，卡诺图有2n个方格，对应2n个最小项。（2）行列两组变量取值按循环码规律排列，相邻最小项为逻辑相邻项。（3）相邻有邻接和对称两种情况。特点：1.已知函数为最小项表达式，存在的最小项对应的格填1，其余格均填0。2.若已知函数的真值表，将真值表中使函数值为1的那些最小项对应的方格填1，其余格均填0。3.函数为一个复杂的运算式，则先将其变成与或式，再用直接法填写。用卡诺图表示逻辑函数例：某函数的真值表如图所示，用卡诺图表示该逻辑函数。ABCF00000100100100010111110101111110ABC000111100111110000F=ABC+ABC+ABC+ABC例：用卡诺图表示该逻辑函数ABC000111100110000111101111110000图形法化简函数图形法化简函数0001111000011110ABCD四变量K图

m0

m1

m2

m3

m4

m5

m6

m7

m12

m13

m14

m15

m8

m9

m10

m11

两个相邻格圈在一起，结果消去一个变量。ABD

ADA1

四个相邻格圈在一起，结果消去两个变量。

八个相邻格圈在一起，