第四章组合逻辑电路1

第4章组合逻辑电路4.1概述4.2组合逻辑电路的分析和设计方法4.3常用若干组合逻辑电路4.4数据选择器和数据分配器

4.5加法器和数值比较器4.6组合逻辑电路中的竞争冒险本章小结主要要求：

掌握组合逻辑电路和时序逻辑电路的概念。

了解组合逻辑电路的特点与描述方法。4.1概述数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。…an组合逻辑电路…a1y1ym向量函数形式：Y=F(A)组合逻辑电路：①从逻辑上讲，组合电路在任一时刻的输出状态仅由该时刻的输入状态决定，而与过去的输入状态无关。②从结构上讲，组合电路都是单纯由逻辑门组成，且输出不存在反馈路径。一、组合逻辑电路的概念指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。

数字电路根据逻辑功能特点的不同分为组合逻辑电路时序逻辑电路指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。二、组合逻辑电路的特点与描述方法

组合逻辑电路的逻辑功能特点：没有存储和记忆作用。

组合电路的组成特点：

由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。主要要求：理解组合逻辑电路分析与设计的基本方法。熟练掌握逻辑功能的逻辑表达式、真值表、卡诺图和逻辑图表示法及其相互转换。4.2组合逻辑电路的

分析方法和设计方法所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并确定电路的逻辑功能。分析过程一般按下列步骤进行：①根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。②根据输出函数表达式列出真值表。③用文字概括出电路的逻辑功能。4.2.1组合逻辑电路的基本分析方法③④逻辑图逻辑表达式最简表达式真值表确定功能②①初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。由Si表达式可知，当输入有奇数个1时，Si

=1，否则Si=0。例：试分析如下电路图的逻辑功能。解：(2)列真值表(1)写出输出逻辑函数式AiBiCi-1CiSi111011101001110010100000CiSiCi-1BiAi输出输入1111000011101000可列出真值表为(3)分析逻辑功能将两个一位二进制数Ai、Bi

与低位来的进

位Ci-1相加，Si为本位和，Ci为向高位产生的

进位。这种功能的电路称为全加器。例：试分析如下电路图的逻辑功能。①逻辑函数表达式：解：②逻辑真值表：③结论：当DCBA表示的二进制数小于或等于5时Yo为1，这个二进制数大于5且小于11时Y1为1，当这个二进制数大于或等于11时Y2为1。因此，这个逻辑电路可以用来判别输入的4位二进制数数值的范围。[例]分析下图所示逻辑电路的功能。解：(1)写出输出逻辑函数式ABCYY1YY1001010100111(3)分析逻辑功能(2)列逻辑函数真值表111011101001110010100000YCBA输出输入01010000111100001111根据异或功能可列出真值表如右表；也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。通过分析真值表特点来说明功能。A、B、C三个输入变量中，有奇数个1时，输出为1，否则输出为0。因此，图示电路为三位判奇电路，又称奇校验电路。01010011001111114.2.2组合逻辑电路的基本设计方法设计思路：基本步骤：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图→工艺设计。首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0，何时取值1)

。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。例：某工厂有三条生产线，耗电分别为1号线10kW，2号线20kW，3号线30kW，生产线的电力由两台发电机提供，其中1号机20kW，2号机40kW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。解：①逻辑抽象输入变量：1～3号生产线以A、B、C表示，生产线开工为1，停工为0；输出变量：1～2号发电机以Y1、Y2表示，发电机启动为1，关机为0；逻辑真值表②逻辑函数式③卡诺图化简

1111ABC0100011110Y1

ABC0100011110Y211111与或式：与非－与非式：④逻辑电路图与或式与非－与非式例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。解：①逻辑抽象输入变量：主裁判为A，副裁判为B、C。判明成功为1，失败为0；输出变量：举重成功与否用变量Y表示，成功为1，失败为0；逻辑真值表②卡诺图化简

ABC0100011110Y111③逻辑电路图下面通过例题学习如何设计组合逻辑电路例：设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，则提案通过，但A具有否决权。用与非门实现。解：(1)分析设计要求，列出真值表设A、B、C同意提案时取值为1，不同意时取值为0；Y表示表决结果，提案通过则取值为1，否则取值为0。可得真值表如右。A、B、C三人表决电路多数人同意，则提案通过，但A具有否决权111011101001110010100000YCBA输出输入0000000011111111110(2)化简输出函数Y=AC+ABABC0100011110

1

1

1

0

0

0

0

0用与非门实现，并求最简与非式=AC+AB=AC·AB(3)根据输出逻辑式画逻辑图YABCY=AC·AB[例]有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。解：(1)分析设计要求，建立真值表感三种不同类型的火灾探测器有烟感、温感和紫外光产生报警信号两种或三种探测器发出探测信号时，报警系统才与非门设计报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设用

A、B、C表示，且规定有火灾探测信号时用1表示，否则用0表示。报警电路的输出用

Y表示，且规定需报警时Y为1，否则

Y为0。由此可列出真值表如右图所示11110000(2)根据真值表画函数卡诺图

1

1ABC01000111101

1(3)用卡诺图化简法求出输出逻辑函数的最简与或表达式，再变换为与非表达式。Y=AB+AC+BC(4)画逻辑图根据Y的与非表达式画逻辑图=AB·AC·BCABCY=AB·AC·BC理解编码的概念。

理解常用编码器的类型、逻辑功能和使用方法。4.3常用若干组合逻辑电路4.3.1编码器一、编码器的概念与类型

编码将具有特定含义的信息编成相应二进制代码的过程。实现编码功能的电路编码器(即Encoder)

被编信号二进制代码编码器编码器二进制编码器二-十进制编码器

优先编码器

普通编码器为什么要进行编码？为了节约计算机的资源。编码器的输入、输出之间应满足如下关系：需要编码的信息量二进制数的位数编码器的概念与类型

用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作的电路就是编码器。按照被编码信号的不同特点和要求，有普通编码器、优先编码器、二—十进制编码器之分。使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。例如：一个由8个开关组成的键盘，直接接入：需要8条信号传输线；编码器：只需要3条数据线。（每组输入状态对应一组3位二进制代码）⑴⑷⑵⑶丁丙乙甲问题:将4个抢答器的输出信号编为二进制代码，设计一个简单的电路实现此功能——这个过程就是编码。F0=A3+A1F1=A3+A2一、编码器A3A2A1

A00001001001001000F1

F000011011输入输出4-2线编码器4(=22)种情况，需2位二进制码就能将所有情况表示；2n种情况，只需要n位二进制码就能完全表示！2n≥m8(=23)种情况，需3位二进制码就能将所有情况表示；16(=24)种情况，需4位二进制码就能将所有情况表示；7种情况需几位二进制码表示？9种呢？输入：I0～I78个高电平信号，输出：3位二进制代码Y2Y1Y0。输入信号有8个，被编信号高电平有效，原码输出故也称为8线－3线编码器。二.普通编码器用n位二进制代码可对N≤2n个输入信号进行编码，输出相应的n位二进制代码。特点：输入I0～I7当中只允许一个输入变量有效，即取值为1（高电平有效）。三位二进制普通编码器3位二进制编码器的真值表逻辑表达式：(利用无关项化简)被编信号高电平有效。原码输出I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310线

–4线编码器原码输出10011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输入被编信号高电平有效二－十进制编码器普通的编码器存在的问题：每一时刻只有一个信息有效，当输入信息中出现不该出现的组合时，输出混乱。优先编码器允许同时输入两个以上编码信号。不过在设计编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。三.优先编码器(即PriorityEncoder)

以8线—3线优先编码器为例允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。1、8线—3线优先编码器8线－3线优先编码器74LS148的逻辑图输入和输出均以低电平作为有效信号为了扩展电路的功能和增加使用的灵活性，在74LS148的逻辑电路中附加了由门G1、G2和G3组成的控制电路。得到表达式为：(1)为选通输入端，在时，编码器才正常工作；而在时，所有的输出均被封锁为高电平。只有当所有的编码输入端都是高电平（即没有编码输入），而且S=1时，才是低电平。因此表示“电路工作，但无编码输入”。(2)只要有任何一个编码输入端有低电平信号输入，且S=1，即为低电平，因此的低电平信号表示“电路工作，而且有编码输入”。(3)8线－3线优先编码器74LS148逻辑符号图扩展电路功能：G１门、G２门、G３门组成控制电路。①S－选通输入端，低电平有效。②Ys－选通输出端，低电平表示“电路工作，无编码信号输入”。③YEX－扩展输出端，低电平表示“电路工作，有编码信号输入”。

74LS148功能表输入：逻辑0(低电平）有效输出：反码输出注意：例：试用两片74LS148接成16线－4线优先编码器，将A0～A1516个输入信号编为二进制编码Z3Z2Z1Z0=0000～1111。其中A15的优先权最高，A0的优先权最低。电路扩展应用：①输入信号的连接；②级联问题（芯片工作的优先级）；③输出信号的连接。解：①输入信号需用两片②级联问题高优先级低优先级③输出信号A15A8A7A0编码10Z3111000111000Z2Z1Z001YEX(1)74LS148扩展的16线－4线优先编码器图4.14所示为利用74LS148编码器监视8个化学罐液面的报警编码电路。若8个化学罐中任何一个的液面超过预定高度时，其液面检测传感器便输出一个0电平到编码器的输入端。编码器输出3位二进制代码到微控制器。此时，微控制器仅需要3根输入线就可以监视八个独立的被测点。微控制器报警编码电路★74LS1488-3线优先编码器

应用12、二－十进制（BCD）优先编码器把I0～I9的十个状态分别编码成十个BCD码。其中I9的优先权最高，I0的优先权最低。74LS147的功能表输入：逻辑0(低电平）有效输出：反码输出注意：CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二

-

十进制优先编码器CT74LS147

I9=1，I8=0时，不论I0~I7为0还是

1，电路只对I8进行编码，输出反码0111。反码输出被编信号输入，(省略了I0)，低电平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输入

I9=0时，不论其他Ii为0

还是1，电路只对I9进行编码，输出Y3Y2Y1Y0=0110，为反码，其原码为1001。111010×××××××01100××××××××1111111111111无编码请求Y3Y2Y1Y0=1111依次类推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被编信号优先级别从高到低依次为

I9、I8、I7、I6、I5、

I4、I3、I2、I1、I0。输出为BCD码的反码。主要要求：

理解译码的概念。

掌握二进制译码器CT74LS138的逻辑功能和使用方法。4.3.2译码器

理解其他常用译码器的逻辑功能和使用方法。掌握用二进制译码器实现组合逻辑电路的方法。一、译码的概念与类型

译码是编码的逆过程。

将表示特定意义信息的二进制代码翻译出来。实现译码功能的电路

译码器(即Decoder)

二进制代码

与输入代码对应的特定信息

译码器译码器二进制译码器二-十进制译码器

数码显示译码器通用译码器1.二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个有效（为1或为0），其余全无效（为0或为1）。2线－4线译码器：为什么要进行译码？为了节约计算机或CPU的资源。将输入二进制代码译成相应输出信号的电路。n位

二进制代码

2n位

译码输出二进制译码器译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入0000译码输出低电平有效2线－4线译码器真值表逻辑函数：2线－4线译码器电路S1,S2,S3为片选端，S1=1,S2+S3=0时，Gs输出高电平，译码器处于工作状态。3线－8线译码器74LS138：控制电路：3线－8线译码器74LS138的功能表S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70xxxx11111111x1xxx1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110输出输入片选选通，输入某种状态，则对应的最小项输出项为0。控制门GS＝1时，输出逻辑表达式：每个输出对应一个最小项0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输入CT74LS138

真值表允许译码器工作禁止译码

Y7~Y0由输入二进制码A2、A1、A0的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。

CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图

3位二进制码输入端8个译码输出端低电平有效。使能端STA高电平有效，

STB、STC低电平有效，即当STA=1，

STB=STC=0时译码，否则禁止译码。例：试用两片3线－8线译码器74LS138组成4线－16线译码器，将输入的4位二进制代码D3D2D1D0译成16个独立的低电平信号Z0～Z15。解：①输出信号②输入信号和级联问题111片（2）工作译码0001111片（1）工作译码0000Z8～Z15Z0～Z7D2D1D0D374LS138扩展的4线－16线译码器二进制译码器的应用很广，典型的应用有以下几种：①实现存储系统的地址译码；②实现逻辑函数；③带使能端的译码器可用作数据分配器。用译码器实现逻辑函数①写出函数的标准与或表达式（最小项之和），并变换为与非-与非形式；②画出用二进制译码器和与非门实现这些函数的接线图。n线—2n线译码器有2n个代码组合，包含了n变量函数的全部最小项。当译码器的使能端有效时，每个输出（一般为低电平输出）对应相应的最小项,即。因此只要将函数的输入变量加至译码器的地址输入端，并在输出端辅以少量的门电路，便可以实现逻辑函数。一般步骤：例：试利用3线－8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为：解：①最小项之和形式②化为与非－与非式③画逻辑电路例：试利用3线－8线译码器产生一组多输出逻辑函数。解：当S=1时，3线—8线译码器各输出端的函数式为：①将Z1～Z4化为最小项之和的形式：②经转换得：Z1=m3m4m5m6Z2=m1m3m7Z3=m3m4m5m6m7Z4=m0m2m4m7③画逻辑图2.二－十进制译码器二—十进制译码器也称BCD译码器，它的功能是将输入的十进制BCD码(四位二元符号)译成10个高、低电平输出信号，因此也叫4—10译码器。74LS42逻辑电路二－十进制译码器74LS42逻辑函数式二－十进制译码器74LS42的真值表YA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3a数码显示器bcdefgbcdefgabcdefga三、数码显示译码器

驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号等翻译成人们习惯的形式，并直观地显示出来的电路，称为显示译码器。将输入的BCD码译成相应输出信号，以驱动显示器显示出相应数字的电路。(一)

数码显示译码器的结构和功能示意0101a数码显示器bcdefgYA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3bcdefgabcdefga输入BCD码输出驱动七段数码管显示相应数字0001(二)数码显示器简介数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。1.七段半导体数码显示器(LED)abcdefgDPagfCOMbcedCOMDPabcdefgDP发光字段，由管脚a~g电平控制是否发光。小数点，需要时才点亮。显示的数字形式显示结构字型主要优点：字形清晰、工作电压低、体积小、可靠性高、响应速度快、寿命长和亮度高等。

主要缺点：工作电流大，每字段工作电流约10mA。共阳接法

共阴接法

半导体数码显示器内部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流电阻

a~g和DP为低电平时才能点亮相应发光段。

a~g和DP为高电平时才能点亮相应发光段。共阳接法数码显示器需要配用输出低电平有效的译码器。

共阴接法数码显示器需要配用输出高电平有效的译码器。RR共阳极共阴极cdeGNDdpabcdefdpabf

gGNDR=1K5V直流电源cabdefgdpabcdef

gGNDGNDdpcdeGNDdpabcdefdpabf

gGNDR=1Kcabdefgdpabcdef

gGNDGNDdp5V直流电源显示数字1R5V直流电源RR显示数字2

gfab

edcdpcabdefgdpcabdefgdpabcdef

gGNDGNDdpR5V直流电源RRR显示数字3

gfab

edcdpcabdefgdpcabdefgdpabcdef

gGNDGNDdp即液态晶体2.液晶显示器(LCD)液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。abcdefgDPagfCOMbcedCOMDP显示结构字型发光原理液晶显示器（LCD）：液晶是一种既具有液体的流动性又具有晶体光学特性的有机化合物。外加电场能控制它的透明度和显示的颜色，由此制成LCD。液晶显示器两个电极上加50HZ~500HZ的交变电压。玻璃盖板透明电极（正面电极）反射电极（公共电极）液晶加电场未加电场符号暗灰色优点：工作电压低、功耗极低；缺点：亮度很低，显示欠清晰、响应速度慢。透明色（三）、BCD—七段显示译码器半导体数码管和液晶显示器都可以用TTL或CMOS集成电路直接驱动。为此，就需要使用显示译码器将BCD代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的数值。举例说明输入为8421BCD码，用A3、A2、A1、A0表示输出用Ya、Yb、Yc、Yd、Ye、Yf、Yg表示半导体数码管为共阴极接法。图BCD－七段显示译码器的卡诺图图BCD－七段显示译码器7448的逻辑图辅助控制端功能：①试灯输入端LT：低电平有效。当LT=0时，数码管七段全亮,与输入的译码信号无关。用于测试数码管的好坏。平时应置为高电平。②灭零输入端RBI：低电平有效。当LT=1，RBI=0时，且译码输入为0的二进制码0000时，该位输出不显示，即0字被熄灭。当译码输入不为0时，该位正常显示。用于消隐无效的0。如数据073.40可显示为73.4。③灭灯输入、灭零输出端BI/RBO。此端可以作输入端，也可以作输出端。作输入端使用时，如果BI=0时，数码管七段全灭，与译码输入无关。作输出端使用时，受控于RBI和LT。当RBI=0，LT=1，且输入为0的二进制码0000时，即实现“灭零”时，RBO输出低电平，即RBO=0，用以指示该片正处于灭零状态。图用7448驱动BS201的连接方法用7448驱动共阴极的半导体数码管的接法灭零输入端RBI和灭零输出端RBO配合使用，实现多位十进制数码显示系统的整数前和小数后的灭零控制。如数据00073.400可显示为73.4。主要要求：理解数据选择器和数据分配器的作用。理解常用数据选择器的逻辑功能及其使用。掌握用数据选择器实现组合逻辑电路的方法。4.4数据选择器和数据分配器

一、数据选择器（DataSelector）数据选择器又称多路选择器(Multiplexer,简称MUX)。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。数据选择器示意图二、数据选择器的逻辑功能及其使用1.8选1数据选择器CT74LS151CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的逻辑功能示意图8路数据输入端地址信号输入端互补输出端使能端，低电平有效CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151逻辑功能示意图ST

=

1

时禁止数据选择器工作

ST

=

0

时，数据选择器工作。选择哪一路信号输出由地址码决定。8选1数据选择器CT74LS151真值表D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST输出输入因为若A2A1A0=000，则因为若A2A1A0=010，则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST输出输入CT74LS151输出函数表达式1000000000100000Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7Y=A2A1A0D0

+A2A1A0D1

+

A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7=m0D0+m1D1+m2D2+m3D3+

m4D4+m5D5+m6D6+m7D72.双4选1数据选择器CC14539CC145391STA1A01D01D31D21D11ST1Y2Y双4选1数据选择器CC14539逻辑功能示意图2D02D32D22D12ST2ST两个数据选择器的公共地址输入端。数据选择器1的输出数据选择器1的数据输入、使能输入。数据选择器2的数据输入、使能输入。数据选择器2的输出内含两个相同的

4选1数据选择器。1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0000××××××11Y1D01D11D21D3A0A11ST输出输入CC14539数据选择器1真值表1D01D11D21D31ST使能端低电平有效1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0001D01D11D21D30××××××1数据选择器2的逻辑功能同理。

1ST=1时，禁止数据选择器工作，输出1Y=0。

1ST=0时，数据选择器工作。输出哪一路数据由地址码A1A0决定。

CC14539数据选择器输出函数式1Y=A1A01D0+A1A01D1+A1A01D2+A1A01D3

=m01D0+m11D1+m21D2+m31D32Y=A1A02D0+A1A02D1+A1A02D2+A1A02D3

=m02D0+m12D1+m22D2+m32D33.双4选1数据选择器74LS153功能与CC14539数据选择器相同[例]试用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器。由于数据选择器在输入数据全部为1时，输出为地址输入变量全体最小项的和。例如4选1数据选择器的输出Y=m0D0+m1D1+m2D2+m3D3当D0=D1=D2=D3=1时，Y=m0+m1+m2+m3。当D0~D3为0、1的不同组合时，Y可输出不同的最小项表达式。而任何一个逻辑函数都可表示成最小项表达式，可直接将逻辑函数输入变量有序地接数据选择器的地址输入端。因此用数据选择器可实现任何组合逻辑函数。三、用数据选择器实现多种组合逻辑功能(1)变量个数=地址选择端的端数(2)变量个数>地址选择端的端数可将逻辑函数输入变量接数据选择器的地址输入端和数据输入端。

CT74LS151有A2、A1

、A0三个地址输入端，正好用以输入三变量A、B、C。[例]试用数据选择器实现函数

Y=AB+AC+BC。Y为三变量函数，故选用8选1数据选择器，现选用CT74LS151。解：(2)写出逻辑函数的最小项表达式Y=AB+AC+BC=ABC+ABC+ABC+ABC(3)

写出数据选择器的输出表达式Y′=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7(4)比较

Y和

Y′两式中最小项的对应关系(1)选择数据选择器令A=A2，B=A1，C=A0则Y′=ABCD0+ABCD1+ABCD2+ABCD3+

ABCD4+ABCD5+ABCD6+ABCD7ABCABCABCABCABCABCABCABC+++为使Y=Y′，应令D0=

D1=D2=D4=0D3=

D5=D6=D7=1(5)画连线图CT74LS151A2A1A0D0D7D6D5D4D3D2D1STYYY′ABC1即可得输出函数D0D2D1D4D7D6D5D31[例]试用4选1数据选择器实现函数

Y=AB+AC+BC。L=AC+AB+BC=ABC+ABC+ABC+ABC+BC=A(BC)+A(BC)+(BC)

BCYA01A0D0YA1

D2

D3

D1L'=A1A01D0+A1A01D1+A1A01D2+A1A01D3

A1--B,

A0--C1D0=0,1D1=A,1D2=A,1D3=1三、数据分配器:根据地址码的要求，将一路数据分配到指定输出通道上去的电路。Demultiplexer，简称DMUXY0DY1Y2Y34

路数据分配器工作示意图A1A0一路输入多路输出地址码输入10Y1=DD一到多的数字开关地址码输入数据输入“1”多路数据输出例：利用3线-8线译码器构成8路输出的多路分配器。主要要求：

理解加法器的逻辑功能及应用。了解数值比较器的作用。4.5加法器和数值比较器

一、加法器（Adder）①半加器：不考虑低位进位将两个一位二进制数A和B相加。1.一位加法器半加和向高位的进位半加器真值表COSCOAB半加器逻辑符号

=1

&

A

B

S

CO半加器电路图

HalfAdder，简称HA。②全加器：需考虑低位进位将两个一位二进制数A和B相加。全加器真值表全加和向高位的进位FullAdder，简称FA。=1=1≥1≥1&&ABCISCO全加器逻辑电路COSCOABCICI全加器逻辑符号2.多位加法器：两个多位二进制数相加。①串行进位加法器（模仿手工计算方式）首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最少需要经过4个全加器的延迟时间）。4位串行进位加法器串行进位加法器举例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加数A输入A3A2A1A0B3B2B1B0B3B2B1B0加数B输入低位的进位输出CO依次加到相邻高位的进位输入端CI。相加结果读数为

C3S3S2S1S0和数进位数②超前进位加法器在加法运算前，根据进位COi是Ai-1,Ai-2,......,A0及Bi-1,Bi-2,......,B0的函数关系得到每个位的进位CIi，这样一次就可以完成整个加法运算。4位超前进位加法器74LS283的逻辑图只需经过三级门电路的延迟时间，等价于1位全加器的时间延迟。例：试用两片4位超前进位加法器74LS283构成一个8位加法器。解：低位芯片的高位进位输出端接高位芯片的低位进位输入端。高位低位3.用加法器设计组合逻辑电路设计一个代码转换电路，将8421BCD代码转换成余三码。设计一个代码转换电路，将余三码转换成8421BCD代码。用来将两个同样位数的二进制数A、B进行比较，并能判别其大小关系的逻辑器件，叫做数值比较器。二、数值比较器（Comparator）1.一位数值比较器①A>B(A=1,B=0)则②A<B(A=0,B=1)则③A=B(A=B=0,A=B=1)则输出函数式低电平有效DigitalComparator，又称数字比较器。用于比较两个数的大小。A2<B2A<BA0=B0A=BA0<B0A<BA0>B0A>B

2.多位数值比较器比较两个多位数A和B，需从高向低逐位比较。如两个4位二进制数A3A2A1A0和B3B2B1B0进行比较：A3<B3A<B

A3>B3A>B

A3=B3A2>B2A>B

A2=B2A1<B1A<BA1>B1A>B

A1=B1可利用1位数值比较器构成4位数值比较器真值表集成4位数值比较器A’>B’A’=B’A’<B’：扩展输入端，级联时低位向高位的进位位。若A=B时，要由这三位输入来决定比较结果。A=A3A2A1A0，B=B3B2B1B0：比较数值输入端。A>BA=BA<B：比较结果输出端（高电平有效）。4585电路图扩展输入端主要要求：

了解竞争冒险现象及其产生的原因和消除措施。4.6组合逻辑电路中的竞争冒险一、竞争冒险现象及其危害当信号通过导线和门电路时，将产生时间延迟。因此，同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后，这种现象称为竞争。或门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象。逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象即由于竞争而使电路输出出现不符合门电路稳态下的逻辑功能的现象，即出现了尖峰脉冲（毛刺），这种现象称为冒险。可能导致错误动作二、竞争冒险的