第六章布尔代数与逻辑电路基础课件

第六章布尔代数与逻辑电路基础第一节逻辑运算与逻辑电路第二节算数运算与加法电路第三节计算机中的基本逻辑部件在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义，这里的0和1只表示两个对立的逻辑状态，如电位的低高（0表示低电位，1表示高电位）、开关的开合等。第一节逻辑运算与逻辑电路1、逻辑与运算和与门电路“与”运算（AND）ABAandB000010100111ABAandB开关合上为1，断开为0当A、B开关都合上时灯才亮&ABF逻辑符号A、B条件都具备时，事件F才发生。逻辑式逻辑乘法逻辑与F=A•B2、逻辑或运算和或门电路“或”运算（OR）ABAorB000011101111开关合上为1，断开为0。当A、B开关都断开时灯才灭ABAorB“或”逻辑A、B只有一个条件具备时，事件F就发生。1ABF逻辑符号F=A+B逻辑式逻辑加法逻辑或3、逻辑非运算和非门电路A条件具备时，事件F不发生；A不具备时，事件F发生。逻辑符号AEFR逻辑式逻辑非逻辑反真值表AF01104、逻辑函数与复合电路“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。与非：条件A、B、C都具备，则F不发生。&ABCF或非：条件A、B、C任一具备，则F不发生。1ABCF与或非F3=AB+CD异或运算ABF101101001100逻辑表达式F=AB=AB+AB

ABF=1逻辑符号ABF101101000011同或运算逻辑表达式F=AB=AB

ABF=1逻辑符号“”异或逻辑运算符“⊙”同或逻辑运算符从三种基本的逻辑关系出发，我们可以得到以下逻辑运算结果：0•0=0•1=1•0=01•1=10+0=00+1=1+0=1+1=1一、逻辑代数及其基本定律基本运算规则A+0=AA+1=1A·0=0·A=0A·1=A基本代数规律交换律结合律分配律A+B=B+AA•B=B•AA+(B+C)=(A+B)+C=(A+C)+BA•(B•C)=(A•B)•CA(B+C)=A•B+A•CA+B•C=(A+B)(A+C)普通代数不适用!吸收规律1.原变量的吸收：A+AB=A证明：A+AB=A(1+B)=A•1=A利用运算规则可以对逻辑式进行化简。例如：被吸收2.反变量的吸收：证明：例如：DCBCADCBCAA++=++被吸收3.混合变量的吸收：证明：例如：1吸收吸收4.反演规律（摩根定律）：可以用列真值表的方法证明：逻辑与的运算规则是：0^0=00^1=01^0=01^1=1例：

00001010^00001000（按位与）

00001000（结果）

（二）计算机中的逻辑运算１、逻辑与运算^运算经常用于把特定位清零（屏蔽）。例如，

a的值为11011010，b的值为11110000，

a^b11011010^1111000011010000

相当于把a的低4位屏蔽，高4位不变。

２、逻辑或运算逻辑或的运算规则是：0v0=00v1=11v0=11v1=1例如：0001010v00001000（按位或）00001010（结果）逻辑或运算主要用于数据处理中“选位置1”、“插入”、“拼组”３、异或运算逻辑异或的运算规则是：0⊕0=00⊕1=11⊕0=11⊕1=0例如：

00001010⊕00001000（按位异或）

00000010（结果）异或主要用于处理数据中“比较”和“选位置反”第二节算术运算与加法电路一、二进制的算术运算１、定点加（减）运算例：6-1设A=0.1101，B=-0.1110求[A+B]补[A]补=00.1011[B]补=11.001000.1011+11.001011.11012.定点乘法运算+x*0.1101

0.11011011→0.0110110

1+x*0.1101

1.00111101→

0.10011110

→0.0100111

1

+x*0.1101

1.00011111

→0.10001111

0.000010110.1101×0.1011=0.1101×0.10111101110100001101010001111

3.定点除法运算除法实际是被除数（或除数）左移一位减除数的方法。二、二进制加法电路ＡｉＢｉＣｉ－１ＣｉＳｉ全加器电路ＨＡＡｉＢｉＣｉＳＨｉ半加器电路ＦＡＣｉＳｉＡｉＢｉＣｉ－１一位全加器电路一位全加法器真值表[例]设计半加器。[解]⑴输入Ai、Bi；输出和Si、进位Ci⑵绘出真值表⑶写出逻辑表达式

Si=Ai·Bi+Ai·BiCi=Ai·Bi⑷画出逻辑电路图AiBiSiCi0001101100101001第三节计算机中的基本逻辑部件一、触发器1.R-S触发器基本的R-S触发器是由两个与非门首尾相接组成。其真值表、逻辑图、逻辑符号如图所示。

（a）真值表（b）逻辑图（c）逻辑符号2.D型触发器D型触发器是在R-S触发器的基础上再加一些与非门组成的。（a）真值表（b）逻辑符号3.J-K型触发器J-K型触发器广泛用于寄存器、计数器等，它具有更强的逻辑功能。

（a）真值表（b）逻辑符号二、寄存器１、数码寄存器由Ｒ－Ｓ触发器组成，如图６－２１２、移位寄存器如图６－２２３、计数器由Ｊ－Ｋ触发器组成，如图６－２３三、译码器把寄存器中存放的代码翻译成另一种代码或需要的各种控制信号。Ｑ２Ｑ２Ｑ１Ｑ１０１０１０００１１０１１Ｙ０Ｙ２Ｙ１Ｙ３四、总线结构及三态电路１、