第六章输入与输出

*1第六章输入与输出

*2§1基本概念CPU的外设种类繁多，在电平，功率，速度，信息形式上与CPU有很大的差别。有许多矛盾需解决，而不能简单的连接。要解决的问题：CPU如何对I/O寻址CPU如何与不同速度的外设配合工作CPU如何与大量外设协调工作CPU如何在电平，功率上与外设协调工作CPU如何与不同信息形式的外设配合工作*3执行CPU的命令

CPU对被控对象外部设备的控制命令是以命令代码的形式先发送到接口的命令寄存器，即命令端口。返回外设状态

如，“忙”、“闲”、“准备就绪”、“未准备就绪”等状态，接口中一般设置状态寄存器，即状态端口。数据缓冲为了解决高速主机和低速外设的矛盾，避免因速度不匹配而丢失数据，接口中一般都设置数据缓冲器。信号转换

外设所需的控制信号和它所提供的状态信号往往与系统的总线信号不兼容，信号转换是接口的一个重要任务。设备选择数据宽度与数据格式转换

应具有“并－串”或“串－并”转换的功能接口的功能*4§2I/O寻址方式存储器对应的寻址方式将I/O当成存储器寻址，每个I/O占有存储器的一个地址。与存储器一起占有1MB的存储空间特点：指令丰富，I/O数量不受限制，不便于阅读专用I/O寻址方式将存储器和I/O分别寻址用专用的IN和OUT指令用8条地址线或16条地址线寻址特点：I/O不占存储器地址，译码电路较简单。易于阅读*5

§3CPU与I/O数据传送方式一，CPU与I/O间的接口信号一个控制过程工业现场的模拟量传感器

放大A/DCPUD/A执行机构接口信号CPUI/O

状态数据控制

数据数字量模拟量开关量状态信息表征目前I/O所处状态控制信息

CPU发出控制I/O工作的信息*6CPU

I/O

装置

数据端口状态端口控制端口

端口地址数据M/IOWRRD数据数据状态控制

数据，状态和控制是不同性质的信息，必须分别传送但CPU只有IN和OUT指令所以外设的状态信息也必须作为数据输入CPU发出的控制信息也必须作为数据输出外设与主机的连接端口也包含：数据端口，状态端口和控制端口每个端口一个地址，CPU是对端口寻址，而不是笼统对外设寻址接口是有若干个端口组成*7二，I/O控制方式无条件传送方式（同步方式）用于CPU与低速的外设间传送数据。数据的保持时间相对CPU的速度要慢得多。输入端口直接用三态缓冲器，外界数据送到其输入端，CPU执行“IN”

指令对于输出设备要求锁存，输出的数据应在输出接口的输出端保持一段时间，锁存的时间与外设的动作速度相适应。CPU执行“OUT”

指令特点接口电路简单，程序设计简单。输入时，应保证输入的数据已准备好。输出时，应保证外设已将上次送出的数据取走，可接收新的数据。*8

锁存器输出数据CPU数据线WR地址M/IO＆无条件式传送输出接口OUT08H,AL无条件式传送输入接口INAL,08H

三态缓冲器

CS输入数据CPU数据线RD地址M/IO＆CS*9例，不断读入按钮的状态，若按钮按下，LED亮，未按下则灭.

注：三态门作为输入接口，锁存器作为输出接口

Q7=1，亮；Q7=0，灭STA：INAL，40HANDAL，80HJNZOPEMOVAL，80HOUT30H，ALJMPSTAOPE：MOVAL，00HOUT30H，ALJMPSTAHLTQ7

锁存器CS

D0-D7IOW·30HIOR·40HD7输出接口输入接口+5V*10查询传送方式CPU与外设的速度在多数情况下是不匹配的。CPU必须在外设准备好的情况下才能与其传送数据。接口电路中一般都有一个反映外设准备就绪的标志。只有当其表征外设具备工作条件时，CPU才能控制数据的输入/输出操作。即用状态端口提供外设的工作状态。查询方式的过程输入I/O接口的状态端口的内容（0或1）。确认是否准备就绪。是，传送数据；否，等待。*11查询式输入CPU用查询方式从外设中输入数据时，必须先由状态端口查询外设的数据是否已经准备好，确认准备好后，再由数据端口输入数据。查询式输入方式接口电路有两个端口，数据信息和状态信息分别由数据端口和状态端口输入到数据总线。若数据为8位，则占有一个8位端口；状态信息只有1位，一个8位的状态端口可供8个外设用。假设状态信号连到CPU的D7上，查询式输入方式的查询程序段如下（1为准备好）：LOO1：INAL，状态端口地址

TESTAL，80HJZLOOP1INAL，数据端口地址D7D0D7

数据端口状态端口*12读入状态端口信息数据准备好？读入数据端口信息NY查询式输入

输入设备

锁存器

RDQ+5V选通信号

缓冲器&RDM/IO地址译码器地址总线&RDM/IO地址译码器地址总线&RDM/IO地址译码器地址总线CPU数据总线状态信号（READY）至D7*13查询式输出CPU用查询方式向外设输出数据时，必须先由状态端口查询外设是否空闲，若外设数据寄存器的数据已输出，表示有空，可接收CPU的数据，否则CPU等待。查询式输出方式接口电路有两个端口：数据输出端口和状态输入端口。假设状态信号连到CPU的D0上，查询式输出方式的查询程序段如下（1为准备好）：LOO1：INAL，状态端口地址

TESTAL，01HJZLOOP1MOVAL，BLOUT数据端口地址，AL*14读入状态端口信息输出设备忙？

数据端口输出数据YN查询式输出

输出设备

锁存器QDR&RDM/IO地址译码器地址总线&WRM/IO地址译码器地址总线CPU数据总线状态信号（BUSY）至数据线D0ACK+5V*15CPU

PA0~PA7PC0

PB0AD0-D7START

EOC8255A/D例，8位A/D转换器，START端为0时启动A/D，转换结束EOC为1。采用查询方式，8255为接口电路，A口，B口为输入，C口输出。READ：MOVAL，92HOUT43H，ALMOVAL，01HOUT42H，ALMOVAL，00HOUT42H，ALPIN：INAL，41HRCRAL，01HJCPINMOVAL，01HOUT42，ALINAL，40H*16查询方式的特点接口电路简单，程序简单。适用于CPU与外设的工作速度不相匹配的情况。CPU主动，外设被动被查询。当外设数量较多时，降低CPU

的效率。对外部的突发事件无法及时响应。外设1就绪？为外设1服务NY外设2就绪？为外设2服务NY外设3就绪？为外设3服务NY外设N就绪？为外设N服务NY…*17中断传送方式在中断控制方式中，外设也具有某种主动权。即在具备工作条件时，主动请求CPU为该其服务，CPU响应其请求后，即中断正在执行的主程序，转为执行为该外设服务的中断服务程序。服务完毕，返回断点，继续执行主程序中断的特点CPU能及时响应外设的随机服务请求。CPU能与多个外设同时工作。能及时处理异常情况。实质上是程序执行方式为正确返回断点，须保护现场和恢复现场不适合于大数据量和高速的外设。*18中断的路径若主程序在执行第N条指令时被外部或内部请求所中断则第N+1条指令的地址就是断点为使CPU执行完中断服务程序后正确返回断点，进入中断服务程序前需“保护现场”，返回主程序前需“恢复现场”。第N条指令返回第N+1条指令（断点）主程序主程序中断服务程序*19直接存储器存取（DMA）传送方式用DMAC专用硬件取代CPU，直接在外设与存储器间传送数据。数据传送的速度仅取决于存储器的存取速度（因存储器的工作速度比外设的工作速度高得多），极大提高传送速度。正常情况下，CPU管理着三总线。当外部有DMA请求时，CPU让出对三总线的控制权，转由DMAC管理。DMAC控制高速外设与存储器间的大量数据传送。数据传送结束，DMAC将对三总线的控制权交还CPU，结束DMA过程。DMA的特点适合管理高速外设与存储器间大量数据的传送。硬件电路复杂，价格高。*201，外设向DMAC提出DMA请求。DMAC向CPU发出总线保持信号HOLD，请求CPU让出对总线的控制权。2，CPU向DMAC发出总线响应信号HLDA，让出对总线的控制权，三总线对CPU为三态。DMAC占有总线的控制权，并向外设发出DMA响应信号，进入DMA过程。3，CPU提供存储器和I/O的初始地址，在DMA过程中，DMAC发出地址信号，产生存储器和I/O端口地址，在数据传送过程中，DMAC控制总线发读/写信号，并自动修改地址指针4，DMAC中具有字节计数器，记录传送数据的长度，并在数据传送过程中进行字节计数，以确定数据传送是否完毕。5，DMA过程结束，DMAC放弃总线控制权，HOLD变为无效，向CPU发DMA结束信号。CPU检测到HOLD无效后，将HLDA变为无效，恢复对总线的控制权。DMA过程*21DMA流程DMA请求DMA响应送存储器地址传送数据传送结束？修改地址指针DMA结束NY*22DMAC结构

CPU

地址寄存器

计数器控制/状态寄存器

存储器I/O接口

I/O设备

数据总线HOLDHLDADMA请求DMA响应DMAC*23

作业

1，CPU与I/O间的接口信号有哪些？

2，CPU对I/O控制方式有哪几种？其特点如何？

3，试绘出查询输入和查询输出方式的流程图。

4，假设某