第五章存储器

第五章存储器5.1存储器的分类（了解）5.2随机存取存储器（RAM）（了解）5.3只读存储器（ROM）（了解）5.4存储器与CPU的连接(重点、难点)5.5高速缓冲存储器（了解）存储器系统的三项主要性能：存储容量：是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功能就越强。存储器的存取速度：直接决定了整个微机系统的运行速度，因此，存取速度也是存储器系统的重要的性能指标。存储器的成本：也是存储器系统的重要性能指标。

存储器就是用来存储程序和数据的，程序和数据都是信息的表现形式，都以二进制数形式存储。5.1存储器分类（P155）存储器分类

1.按照存取速度和用途分类

按照存取速度和用途可把存储器分为两大类：内部存储器（简称内存，又称主存储器）和外部存储器（简称外存）。内存：主存储器，用于存放当前正在使用或经常使用的程序或数据。其特点是，CPU可以直接对它进行访问，速度较快，容量较小，价格较贵，一般由半导体存储器构成。内存的容量受CPU地址总线位数的限制。外存：辅助存储器，用于存放程序或数据。其特点是，CPU不能直接对它进行访问，由专用的设备(驱动器)来管理，速度较慢，容量较大，价格较便宜，一般由磁存储器或光存储器构成。

外存与CPU之间没有直接通路，外存中的信息在需要时先调到主存，然后由CPU执行。2.按构成存储器的器件和存储介质分类

按构成存储器的器件和存储介质主要可分为：磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。

3．按存取方式分类可将存储器分为随机存取存储器、只读存储器两种形式。（1）随机存取存储器RAM(RandomAccessMemory)

又称读写存储器，指能够通过指令对其中各个单元进行读/写操作的一类存储器。

特点：断电后信息全部丢失。

按照存放信息原理的不同，随机存取存储器又可分为静态和动态两种。

静态RAM（SRAM）是以双稳态元件作为基本的存储单元来保存信息的，因此，其保存的信息在不断电的情况下，是不会被破坏的。

动态RAM（DRAM）是靠电容的充、放电原理来存放信息的，由于保存在电容上的电荷，会随着时间而泄露，因而会使得这种器件中存放的信息丢失，必须定时进行刷新。集成度高、成本低，PC机的内存都采用DRAM。（2）只读存储器ROM(Read-OnlyMemory)

在微机系统的运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。ROM通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。随着半导体技术的发展，只读存储器也出现了不同的种类，如掩膜型只读存储器MROM(MaskedROM)，可编程的只读存储器PROM(ProgrammableROM)，可擦除的可编程的只读存储器EPROM(ErasableProgrammableROM)和E2PROM(ElectricErasableProgrammableROM)等，近年来发展起来的快擦型存储器(F1ashMemory)具有E2PROM（EEPROM）的特点。4．按在微机系统中位置分类

分为主存储器(内存)、辅助存储器(外存)、缓冲存储器等。主存储器又称为系统的内存，位于系统主机的内部，CPU可以直接对其中的单元进行读/写操作；辅存存储器又称外存，CPU对其进行的存/取操作，必须通过内存才能进行；缓冲存储器位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。

另外，还可根据所存信息是否容易丢失，而把存储器分成易失性存储器和非易失性存储器。如半导体随机存储器（DRAM，SRAM），停电后信息会丢失，属易失性；而半导体只读存储器（ROM），磁带和磁盘等磁表面存储器，属非易失性存储器。§5.2随机存储器RAM

5.2.1静态RAM（SRAM）

5.2.2动态RAM（DRAM）（自学）

5.2.3内存条（自学）

用来存放数据或指令，是计算机的重要记忆存储部件。其特点是：在微机系统的工作过程中，可以随机地对其中的各个存储单元进行读／写操作，读写方便，使用灵活；缺点为断电后RAM内存储的信息会丢失，RAM是易失性存储器。RAM的分类：

按器件类型RAM分为双极型晶体管和绝缘栅型MOS管两种。双极型RAM：工作速度快，工艺复杂，成本高，集成度低。

适合于高速RAM。MOS型RAM：制造工艺简单，成本低，功耗小，集成度高，

工作速度比双极型RAM低。适合于大容量的

RAM。按结构和工作原理可分为静态(SRAM)和动态(DRAM)两种。5.2.1静态RAM（SRAM）1.SRAM的存储原理基本存储单元包含6个MOS晶体管：T1T2：双稳态触发器AB=01为信息0AB=10为信息1T3T4：负载管T5T6T7T8：控制管行选X高电平T5T6导通列选Y高电平T7T8导通XY均高,选中,可读/写读出不改变原状态;写入的信息如与存储信息不同，双稳将翻转，记住新信息;

SRAM的特点速度快，只要电源存在内容就不会丢失每个单元含6个MOS管，电路复杂，集成度低，功耗较大，价格偏高主要用来构造高速缓存（Cache）常用的SRAM芯片： 2114（1K4） 6116（2K8） 6232（4K8） 6264（8K8） 62256（32K8） 64C512（64K8）2.SRAM芯片6116

容量2K×8bit，即2048字节，存取时间85～150ns存储单元：

20488=16384个位存储单元，按128×128矩阵排列。6116的主要引脚信号：地址线：A0～A10数据线：I/O0～I/O7输出允许信号：写允许信号：选片信号：24脚，DIP封装6264（8K×8位），213=8KB，所以，6264有13条地址线，8条数据线。：片选信号，低电平有效（两个）。：写选通信号输入线，低电平有效。：读选通信号输入线，低电平有效。VCC：主电源输入线，一般为+5V。

GND：地线。A0~A12:地址线IO1～IO8：数据线DRAM存储单元中管子的数目较少，有利于集成。速度比SRAM慢，但集成度高、功耗低，成本比SRAM低。缺点是每隔一定时间需要刷新一次（即：需要进行周期性刷新），刷新时是先读后写。适合于构成大容量存储器，如计算机中的内存。注：目前生产的DRAM自身都能进行刷新，不需要外加电路。例如：2164（64K×1位，行列地址线分时复用）5.2.2动态RAM（DRAM）5.3只读存储器（ROM）

只读存储器（简称ROM）是指在微机系统的运行过程中，只能读出，不能写入一类存储器，在不断发展变化的过程中，ROM器件也产生了掩模ROM、PROM、EPROM、E2PROM、Flash闪存等各种不同类型。特点：具有非易失性。写入或擦除一般需用特殊方法。对ROM的编程：只读存储器存入数据的过程称为对ROM的编程。1.掩模ROM

厂家根据用户的程序或数据对芯片进行二次光刻制造的，一旦光刻完，则无法更改。少量生产造价高，适用于已成熟产品的批量生产。2.可编程PROM

掩模ROM的存储单元在生产完成之后，其所保存的信息就已经固定下来了，这给使用者带来了不便。为了解决这个矛盾，设计制造了一种可由用户通过简易设备写入信息的ROM器件，即可编程的ROM，又称为PROM。但仅能作一次编程。

3.多次改写可编程的ROM

多次改写可编程的ROM可分为紫外线（光）擦可编程ROM（EPROM）、电擦可编程ROM（E2PROM）、闪速存储器（FLASH）。根据编程方法不同，ROM通常分为以下三类：

（1）紫外线可擦除EPROM

EPROM（光擦可编程ROM）的存储内容不仅可以根据需要来写入，而且当需要更新存储内容时还可以将原存储内容抹去，再写入新的内容。EPROM的上方有一个石英窗口，当用光子能量较高的紫外光照射时可以抹去已存储的信息。这种EPROM出厂时全为“1”，用户可根据需要写入“0”。一般擦除信息需用紫外线照射l5~20分钟。（2）电擦可编程ROM（E2PROM、EEPROM）

这种E2PROM的存储内容不仅可以根据需要来写入，而且当需要更新存储内容时还可以用电（21V）将原存储内容抹去，再写入新的内容。（3）闪速存储器（FLASH）

高密度、非易失性的可读/写半导体存储器，编程速度快。它既具有E2PROM的特点，又有RAM的特点，是一种全新的存储器。4.常用的EPROM

EPROM主要是27系列芯片，即2716、2732、2764、27128、27256、27512、27040等型号，其容量分别是2K×8位、4K×8位、8K×8位、16K×8位、32K×8位、64K×8位和512K×8位。

2716～27512芯片的引脚的含义和功能如下：D7～D0：三态数据总线。读或编程校验时，为数据输出线；编程固化时，为数据输入线；维持或编程禁止时，D7～D0呈高阻抗；A0～Ai：地址输入线，

i=12～15。2764的地址线为13位，i=12；27512的地址线为16位，i=15；

：片选信号输入端，该引脚输入为“0”时，芯片被选中处于工作状态；输入为“1”时，芯片处于数据高阻态；

：输出允许输入信号线，低电平有效。该引脚为低，地址线有效时数据从D7～D0输出到数据总线上；

VPP

：编程电源输入线。输入电压值因制造厂商和芯片型号而异；

：编程脉冲输入线；

VCC：电源；

GND：接地5.3.2电可擦除可编程只读存储器

EEPROM或E2PROM1.EEPROM的原理与特点EPROM的缺点：虽可多次编程，但不容易修改局部内容，那怕只想改变1个字节，也要拔下芯片，用紫外线擦除后重新编程，使用不方便。EEPROM是一种能多次写入局部内容的只读存储器，工作原理类似于EPROM，但采用不同方法使浮动栅带电和去电。其漏极上面加了个隧道二极管，在高电压作用下，电荷通过它流向浮动栅，即编程；若电场极性反转，电荷将从浮动栅流向漏极，即擦除。EEPROM的特点1）+5V单电源供电。早期产品编程时也要+21V，改进后的2817A等，能将+5V升到+21V。2）按字节擦除和改写，只需10ms。可改写任一部分内容，擦写10000次，甚至百万次，数据保存10年。3）在线编程。不需专门编程器，不必取下芯片，可在电路板上在线编程（On-lineProgramming）。4）兼有ROM和RAM的特点。断电不丢失信息，又可随机改写，但不能代替RAM，使用中主要是读出。单元擦除比EPROM快，写入比RAM慢得多。5）常见的EEPROM：

2817A（2K8）28C64（8K8）28C256（32K8）

28C010（128K8）28C040（512K8）2.2817AEEPROM1）2817A的特点容量2KB，存取时间150ns，写入时间10ms，擦除时间10ms。28脚DIP封装，有11根地址线和8根双向数据线，接受

、

和等读/写控制。单电源+5V供电。有上电和掉电保护电路，防止电源波动引起误写，实现数据保护。3.串行接口EEPROM串行EEPROM容量较小，大多是8脚封装，体积小，功耗低，价格便宜，接口电路很简单，比并行EEPROM更受欢迎。常用的串行EEPROM主要有24、84和93等系列。24系列：8脚DIP封装，采用两线I2C串行总线（Inter-IntergrateCircuitBus）,不需其它控制信息。如Microchip的24LCxx,Xicor的X24xx,Atmel的AT24Cxx等芯片。其余类型：84系列,如Xicor的X84xx；93系列,如Atmel的AT93C66,NS的NM93C46等。1）24LC系列EEPROM的引脚A2～A0：功能地址线。可连到VCC或地实现硬件编程，区分并接的同类芯片。WP：写保护输入。接地允许读/写，接Vcc不能写入，芯片成串行ROM。SCL：串行时钟输入。时钟上升沿写入，下降沿读出。SCL用软件产生。SDA：串行数据线。双向传输，串行读出数据或写入控制字、地址和数据。VCC：电源，+2.5～+5V。GND：地。5.4存储器与CPU的连接（重点！P176）

微机系统的规模、应用场合不同，对存储器系统的容量、类型的要求也必不相同，一般情况下，需要用不同类型，不同规格的存储器芯片，通过适当的硬件连接，来构成所需要的存储器系统，这就是本节所需要讨论的内容。1.CPU与存储器的连接时应注意的问题

在微型系统中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括：

地址线的连接；数据线的连接；控制线的连接。在连接中要考虑的问题有以下几个方面：（1）CPU总线的负载能力

在设计CPU芯片时，一般考虑其输出线的直流负载能力。现在的存储器一般都为MOS电路，直流负载很小，主要的负载是电容负载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中，若CPU的负载能力不能满足要求，可以（就要考虑CPU能否带得动，需要时就要加上缓冲器，比如8286）通过缓冲器增强CPU的带负载能力。（2）CPU的时序和存储器的存取速度之间的配合问题

CPU在取指和存储器读或写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求，或在存储器已经确定的情况下，考虑是否需要Tw周期，以及如何实现。（3）存储器的地址分配和片选问题

内存通常分为RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，用户区又要分成数据区和程序区，ROM的分配也类似，所以内存的地址分配是一个重要的问题。另外，目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器，这里就有一个如何产生片选信号的问题。（4）控制信号的连接

CPU在与存储器交换信息时，通常有以下几个控制信号(对8088/8086来说)：、、、BHE等信号。这些信号如何与存储器要求的控制信号相连，以实现所需的控制功能。5.4.2存储器接口设计1.地址译码器如果存储器由多个芯片构成，CPU进行读/写操作时，首先应选中特定的芯片，称为片选，然后从该芯片中选择所要访问的存储单元。片选和访存的信息，来源于CPU执行存储器读/写指令时，送到地址总线上的地址信息，其中的高位用来生成片选信号，低位直接连到芯片的地址线上，去实现片内寻址。74LS138是常用的8中取1译码器。74LS138译码器输入3位二进制码，便在8个输出中产生1个低电平片选信号，也称3-8译码器。图5.16是引脚和译码输出真值表。当控制端G1=1、=0和=0时，由3个输入端C、B、

A电平决定Y7～Y0中哪个输出低电平。常用高位地址和存储器操作信号（如）作控制端输入。C、B、A与3根地址线连，形成3位二进制编码输入。2.存储空间的扩展1）位（字长）扩展存储器有1、4、8位等，应用于8/16/32位系统时，可用同类芯片进行位扩展，与CPU数据宽度匹配。例5.2

用8片64K1芯片扩展成64KB存储器。各片的A7A0并接,各、

脚并联后用同个

与来控制,各I/O脚分别连数据总线D7D0。2）字（容量）扩展芯片位数已符合，只要增加地址范围，即字扩展增加字数或容量。例5.3用16K×8芯片字扩展为64K×8存储器。用4个芯片，A13A0、D7D0、

线均并联，设计1个24译码器，为各芯片提供片选信号

。3）字位（容量、字长）扩展存储器芯片的容量和位数都需要进行扩展。例

5.4用1K×4的SRAM芯片2114构成4K×8的存储器。先作位扩展，2片2114并接成一组1KB存储器；再对4组作字扩展，用24译码器对这4组进行片选。3、形成片选信号的三种方法

对存储器单元的寻址包括两部分：片间寻址：CPU高位地址线经译码（或线性组合）后作为存储器芯片的片选，用于选择使用哪一片存储器芯片。片内寻址：CPU低位地址线连到存储器的地址线上，用于选择存储器内部的具体单元。存储器地址选择有以下三种方法：（1）线性选择方式

直接以系统空闲的高位地址线作为芯片的片选信号。优点是简单明了，无须另外增加电路，缺点是寻址范围不惟一，地址空间没有被充分利用，可外扩的芯片的个数较少。线选法适用于小规模单片机应用系统中片选信号的产生。（地址会重叠）（2）全地址译码法全地址译码法：利用译码器对系统地址总线中未被外扩芯片用到的高位地址线进行译码，以译码器的输出作为外围芯片的片选信号。常用的译码器有：74LS139(2—4译码器)，74LS138(3—8译码器)

，74LS154(4—16译码器)等。

优点是存储器的每个存储单元只有惟一的一个系统空间地址，不存在地址重叠现象；对存储空间的使用是连续的，能有效地利用系统的存储空间。缺点是所需地址译码电路较多。全地址译码法是单片机应用系统设计中经常采用的方法。全部高位地址都参与译码，使每个存储单元的地址都唯一，不存在地址重叠，但译码电路复杂。例5.6一个8位系统中仅用到1片27128EPROM，设计1个译码器为它规定地址1C000~1FFFFH，译码器采用74LS138。（3）部分地址译码法

部分地址译码法：微机的未被外扩芯片用到的高位地址线中，只有一部分参与地址译码，其余部分是悬空的。优点是可以减少所用地址译码器的数量。缺点是存储器每个存储单元的地址不是惟一的，存在地址重叠现象。因此，采用部分地址译码法时必须把程序和数据存放在基本地址范围内，以避免因地址重叠引起程序运行的错误。2732是4K×8位EPROM。有12根地址线A11A0，将它们连到地址总线A11A0。因是部分译码，可选A19A12高位地址中的部分参与译码，如A16A12。而A19A17不参与译码，这3位的电平不影响芯片寻址。选74LS138译码器。例5.7某系统中，地址总线为A19A0。试用4块2732EPROM芯片构成32K8存储器，起始地址10000H，要求地址连续，采用部分译码法设计译码电路。请画出硬件连线图，并说明各芯片地址范围。4.8086系统中存储器的连接（1）存储器的地址线与CPU的低位地址线相连；（2）存储器的数据线(8位)与CPU的数据线（16位）相连；（3）CPU的高位地址线、M/信号线经译码后与存储器的片选线相连；（4）存储器的读/写控制线与CPU的读/写控制线相连。（5）8086CPU有16位数据线，当8086与8位存储器相连时，使用两个8位存储体，分别与8086的高8位数据线和低8位数据线相连接，分别叫做高位（奇地址）存储体和低位（偶地址）存储体，分别用BHE和A0信号来选择两个存储体，均为低电平有效。4.有关容量和数据宽度的扩展（1）容量扩展方法：将N片同样位数的存储器芯片（容量为A单元×B位）的数据线并联起来接到外部数据线上，外部输入的地址线的高位经译码器译码输出后分别接到各存储器芯片的片选线上，各存储器芯片的地址线并联后接到外部输入的地址线的低位上，读/写线分别并联到CPU的读/写输出线上，则可以将存储器的容量扩展为：（A×N）单元×B位（2）数据宽度（字长）的扩展方法：将N片同样的存储器芯片（容量为A单元×B位）的地址输入线并联起来接到外部地址线上，片选线并联起来接到总片选线上，N片存储器芯片的数据线组合起来即为总的数据线，则可以将存储器的容量扩展为：

A单元×（B×N）位（3）容量和数据宽度同时扩展方法：同时使用两种方法。

将N片同样位数的存储器芯片（容量为A单元×B位）的数据线并联起来接到外部数据线上，外部输入的地址线的高位经译码器译码输出后分别接到各存储器芯片的片选线上，各存储器芯片的地址线并联后接到外部输入的地址线的低位上，则可以将存储器的容量扩展为：

（A×N）单元×B位

将M组上述经扩展的存储器芯片（容量为A×N单元×B位）的地址输入线并联起来接到外部地址线上，片选线并联起来接到每组总片选线上，M组存储器芯片的数据线组合起来即为总的数据线，则可以将存储器的容量扩展为：

(A×N)单元×（B×M）位[例5.8]

为8086系统设计8K字ROM和8K字RAM的存储器系统，要求用4K×8的EPROM芯片2732、8K×8的SRAM芯片6264，用74LS138译码，并希望地址连续，其中ROM的地址从00000H开始。解：

系统CPU采用8086，8086工作在最小模式：需要1片8284时钟发生器，3片8282地址锁存器，2片8286数据收发器。需要用的芯片数量是多少？电路如下：2732的地址范围为：？？6264的地址范围为：？？A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A05.5高速缓冲存储器（课下阅读）存储器的存取速度相对于CPU的信息处理速度来说较低。这就导致了两者速度的不匹配，即，慢速的存储器限制了高速CPU的性能，影响了微机系统的运行速度，并限制了计算机性能的进一步发挥和提高。高速缓冲存储器就是在这种情况下产生的。为了解决存储器系统的容量、存取速度及单位成本之间的矛盾，可以采用Cache----主存存储结构，即在主存和CPU之间设置高速缓冲存储器Cache，把正在执行的指令代码单元附近的一部分指令代码或数据从主存装入Cache中，供CPU在一段时间内使用，在一定容量Cache的条件下，我们可以做到使CPU大部分取指令代码及进行数据读写的操作都只要通过访问Cache，而不是访问主存而实现。优点：

（1）Cache的读写速度几乎能够与CPU进行匹配，所以微机系统的存取速度可以大大提高；

（2）Cache的容量相对主存来说并不是太大，所以整个存储器系统的成本并没有上升很多（3）采用了Cache-主存存储结构以后，整个存储器系统的容量及单位成本能够主存相当，而存取速度可以与Cache的读写速度相当，这就很好地解决了存储器系统的上述三个方面性能之间的矛盾。Cache系统的结构（P220图5-10）（1）Cache

（2）Cache控制器（3）主存

Cache控制器将来自CPU的数据读写请求，转向Cache存储器，如果数据在Cache中，则CPU对Cache进行读写操作，称为命中。命中时，CPU从Cache中读(写)数据。由于Cache速度与CPU