单片机-2章课件

第1章概述主要介绍：单片机的基本概念、发展概况及趋势、应用范围、MCS-51系列片机的资源。什么是单片机？在单个芯片中集成了组成一台计算机所必需的各功能部件：CPU、RAM、ROM、C/T、I/O、INTERRUPTE、A/DC、D/AC、UART等等。INTERRUPT：中断。如：8259I/O(input/outputport)：I/O口。如：8255、8155C/T(COUNTER/TIMER)：计数器、定时器。如8253、8254ROM(readonlymemory)：只读存储器、程序存储器。如：2764、27256RAM(randomaccessmemory)：随机存取存储器、数据存储器。如：6264、6116CPU（CentralProcessorUnit）：中央处理单元。如：8086/8088A/DC.(AnalogtoDigitalConvert)：A/D转换器。如：0809D/AC.(DigitaltoAnalogConvert)：D/A转换器。如：0832UART（UniversalAsynchronousReceiver/Transmitter）通用异步串行通讯接口。如8251单片机名字的来由：早期构成一台包含以上部件的计算机最小系统，需要设计一个400×400线路板，在该线路板上安装以上各部件。如“Z80”单板计算机，包括Z80CPU、Z80CTC、Z80PIO、8259、8253、AD0809、DA0832等等。在单个2.单片机的发展过程及趋势

发展过程：自上个世纪70年代以来，经历4位机、1位机、8位机、16位机、32位机的过程。发展趋势：⑴趋向于功能完善、处理快。例：加快数据处理速度：美国ATMEL公司的AVR系列单片机，具有精简指令的RISC结构，一个时钟周期执行一例：快速数字信号处理：在航天、航空等领域，为满足快速处理数字信号的需要，有美国TI公司生产的TMS320系列DSP——数字信号处理器（DIGITALSIGNALPROCESSOR）。条指令；具有32个通用工作寄存器，可直接进行数据交换。比传统的单片机的数据处理速度快十几倍到几十倍。⑵硬件资源进一步加强或扩充：1）扩充程序存储器：AT89C55将内部ROM扩充到20KB；2）嵌入其他功能芯片：WINBOND公司的W78E52嵌入WDT；3）INTEL公司的80C196XX嵌入了8通到的A/DC，一个PWM。

还有专用于处理多任务的双CPU单片机；多通讯接口的单片机等等。

4.单片机的主流机型——MCS-51

80年代初，美国INTEL公司在MCS-488位单片机基础上推出。由于以下几方面的因素，在国内一直处于主流地位：1）

INTEL公司作为世界最大的集成电路、CPU生产厂家，其产品的技术性能优良。2）

较早进入中国市场，拥有最多的用户。3）性能/价格比高。

主要性能：下表1表1MCS-51系列单片机资源：5.当前单片机市场主流机型——AT89系列单片机

简介：美国ATMEL公司，FLASH型存储器生产具有一流水平，购买INTEL公司MCS-51内核，将FLASH存储器与MCS-51单片机集成在单个芯片内，构成了具有FLASH型程序存储器的、与MCS-51系列单片机在指令系统及管脚完全兼容的8位单片机。具有掉电、闲置两种省电工作方式。常见机型及资源、性能见下表2。当前从应用情况看，以AT89C52为主流机型。本课主要以AT89C52为例讲述其原理及应用。第1章概述

1．

8031单片机的片内资源，RAM、ROM、I/O、计数器、中断源、UART。2．

AT89C52单片机的片内资源，RAM、ROM、

I/O、计数器、中断源、UART。

第2章MCS-51系列单片机的硬件系统

2.1MCS-51单片机的硬件结构

见图2.1MCS-51单片机的片内结构。MCS－51单片机的片内结构如下图所示。如果按功能划分，它由8个部件组成：1．CPU，8位微处理器，内含1个1位微处理器C。实现算术运算与逻辑运算。特殊功能寄存器——SFR：8031：21个；AT89C52：

27个。用于对片内各功能模块进行管理、控制、监视。实际上是一些控制寄存器和状态寄存器，是一个特殊功能的RAM区。单片机内所有硬件资源的使用都是通过访问SFR实现。7．中断源：2级5个（2字缀尾的单片机有6个）。

由上可见，MCS－51单片机的硬件结构具有功能部件种类全，功能强等特点。特别值得一提的是MCS-51CPU中的位处理器，它实际上是一个完整的1位微计算机，这个一位微计算机有自己的CPU、位寄存器I/O口、和指令集。l位机在开关决策、逻辑电路仿真、过程控制方面非常有效；而8位机在数据采集，运算处理方面有明显的长处。MCS单片集中8位机和1位机的硬件资源复合在一起，二者相辅相承，它是单片机技术上的一个突破，这也是MCS-51在设计上的精美之处。2．2引脚描述及片外总线结构

2.2.1芯片的引脚描述

40个引脚，可分为4组：

1．主电源引脚

Vcc（40脚）：接十5V电压；Vss（20脚）接地。①RST／VPD（9脚）：

当振荡器运行时，在此引脚上出现两个机器周期的高电平将使单片机复位。推荐在此引脚与Vss引脚之间连接一个约8.2k的下拉电阻，与Vcc引脚之间连接一个约10µF的电容，以保证可靠地复位。Vcc掉电期间，此引脚可接上备用电源，以保持内部RAM的数据不丢失。当VCC主电源下掉到低于规定的电平，而VPD在其规定的电压范围（5士0.5V）内，VPD就向内部RAM提供备用电源。②ALE／*PROG（30脚）：当访问外部存储器时，ALE（允许地址锁存）的输出用于锁存地址的低8位字节。即使不访问外部存储器，ALE端仍以不变的频率周期性地出现正脉冲信号，此频率为振荡器频率的1／6。因此，它可用作对外输出的时钟，或用于定时目的。然而要注意的是，每当访问外部数据存储器时，将跳过一个ALE脉冲。对于EPROM型的单片机（如8751），在EPROM编程期间，此引脚用于输入编程脉冲（*PROG）。ALE端可以驱动（吸收或输出电流）8个LS型的TTL输入电路。③/PSEN（29脚）：此脚的输出是外部程序存储器的读选通信号。在从外部程序存储器取指令（或常数）期间，每个机器周期两次/PSEN有效。但在此期间，每当访问外部数据存储器时，这两次有效的/PSEN信号将不出现。/PSEN同样可以驱动（吸收或输出）8个LS型的TTL输入。

1)P0口（39脚～32脚）：(1)是双向8位三态I／O口;(2)在外接存储器时，与地址总线的低8位及数据总线复用，能以吸收电流的方式驱动8个LSTTL负载。

D[7:0]/A[7:0]4．输入／输出（I／O）引脚P0、P1、P2、P3（共32根）

2)P1口（1脚～8脚）：是8位准双向I／O口。由于这种接口输出没有高阻状态，输入也不能锁存，故不是真正的双向I／O口。P1口能驱动（吸收或输出电流）4个LSTTL负载。对AT89C52，P1.0引脚的第二功能为T2定时／计数器的外部输入，P1.1引脚的第二功能为T2EX捕捉、重装触发控制端，即T2的外部控制端。对EPROM编程和程序验证时，它接收低8位地址。

4)P3口（10脚～17脚）：(1)

是8位准双向I/O口，作为第一功能使用时，就作为普通I／O口用，功能和操作方法与P1口相同。3)P2口（21～28)双向I／O口。在访问外部存储器时，它可以作为扩展电路高8位地址总钱送出高8位地址。在对EPROM编程和程序验证期间，它接收高8位地址。P2可以驱动（吸收或输出）电流4个LSTTL负载。

值得强调的是，P3口的每一条引脚均可独立定义为第一功能的输入输出或第二功能。

2.2.2MCS—5l单片机的片外总线结构

锁存器—74LS373的原理：①地址总线（AB）：地址总线宽度为16位，因此，其外部存储器直接寻址为64K字节，16位地址总线由P0口经地址锁存器提供低8位地址（A0～A7）；P2口直接提供高8位地址（A8～A15）。②数据总线（DB）：数据总线宽度为8位，由P0口提供。

③控制总线（CB）：由P3口的第二功能状态和4根独立控制线RESET、ALE、*PSEN、*EA、*WR、*RD构成。2．3中央处理器CPU包括运算部件与控制部件。

2.3.1运算部件由ALU、 C、A、B、暂存器、PSW等构成。

ALU：实现算术、逻辑运算，包括：逻辑运算：逻辑与、逻辑或、异或、循环、求补、清零。算术运算：加、减、乘、除。

C：与、或、求反、求反与。B：乘、除法运算时的一个专用寄存器。非乘、除时可做一般寄存器用。

A：8位累加器。其进位位C同时作位处理器。

PSW：程序状态字：

程序状态寄存器PSW，是一个8位可读写的寄存器，它的不同位包含了程序状态的不同信息，掌握并牢记PSW各位的含义是十分重要的，因为在程序设计中，经常会与PSW的各个位打交道。PSW各位的定义如下：（l）Cy（PSW．7）进位标志位，在执行算术和逻辑指令时，可以被硬件或软件置位或清除，在位处理器中，它是位累加器。加法：有进位，C=1；无进位，C=0。减法：有借位：C=1；无借位，C=0。（2）AC（PSW．6）辅助进位标志位，当进行加法或减法操作而产生由低4位数（十进制中的一个数字）向高4位进位或借位时，AC将被硬件置1，否则就被清除。AC被用于十进位调整，同DA指令结合起来用。（3）F0（PSW.5）标志位，它是由用户使用的一个状态标志位，可用软件来使它置位或清除，也可以靠软件测试F0以控制程序的流向。编程时，该标志位特别有用。（4）RS1、RS0（PSW.4、PSW．5）寄存器区选择控制位，利用这两位来选择4组工作寄存器区（4组寄存器在单片机内的RAM区中，将在本章稍后介绍），它们与4组工作寄存器区的对应关系如下：RS1RS000选择内部RAM寄存器地址（00H～07H）01选择内部RAM寄存器地址（08H～0FH）10选择内部RAM寄存器地址（10H～17H）11选择内部RAM寄存器地址（18H～1FH）（5）OV（PSW．2）溢出标志位。当执行算术指令时，由硬件置1或清0，以指示溢出状态。各种算术运算对该位的影响情况较为复杂，将在第三章详细说明。

（6）P（PSW．0）奇偶标志位。每个指令周期都由硬件来置位或清除，以表示累加器A中值为1的位数的奇偶数。若为奇数，则P＝1，否则P=0。此标志位对串行口通讯中的数据传输有重要的意义，常用奇偶检验的方法来检验数据传输的可靠性。2．3．2控制部件

控制部件是单片机的神经中枢，以主振频率为基准（每个主振周期称为振荡周期），控制CPU的时序，对指令进行译码，然后发出各种控制信号，它将各个硬件环节组织在一起。

控制CPU的时序包含两方面的意义：1.）CPU内部微操作的时序；2.）外部控制信号的时序。若干概念：时钟周期、状态周期、机器周期、指令周期。

时序：一条指令包含若干微操作，各个微操作在时间顺序上是严格区分的，实现区分的方法就是让每个微操作对应不同的时钟脉冲。微操作与时钟的对应关系，外部控制信号与时钟的对应关系为时序。

时钟周期：晶体振荡器周期。上图中的P1、P2。状态周期：两个时钟周期组成一个状态周期。上图中的S1、S2、S3、S4、S5、S6。机器周期：6个状态周期组成一个机器周期。指令周期：执行一条指令所花费的时间。MCS51执行一条指令花费1~4个机器周期。

CPU的时序如图2－4所示。每个机器周期（12个振荡周期）由6个状态周期组成，即S1、S2、……S6，而每个状态周期由两个时相P1，P2组成（即为2个主振振荡周期）。所以一个机器周期可依次表示为S1P1、S1P2、S2P1、S2P2……S6P1、S6P1。一般情况下，算术逻辑操作发生在时相P1期间，而内部寄存器之间的传送发生在时相P2期间，这些内部时钟信号无法从外部观察，故用XTAL2振荡信号作参考，而ALE可作为外部工作状态指示信号用。在一个机器周期中通常出现两次ALE信号，即从ROM中取两次操作码，读入指令寄存器，指令周期的执行开始于S1P2时刻，而总是结束于S6P2时刻。MCS-51的指令周期一般只有l～2个机器周期，只有乘、除两条指令占4个机器周期，当用12MHZ晶体作主频率时，执行一条指令的时间，也就是一个指令周期为1µS（这样的指令约占全部指令的一半）2µS及4µS。主振频率越高，指令执行速度越快。

由上可见，MCS一51单片机的时序比较简单。对应用者来说，当需要精确分析程序中各指令执行时间或者是研究单片机与用户样机各外设时序关系时，才需要分析它。

2.4存储器的组织

MCS-51单片机具有两种存储器：程序存储器。数据存储器。2.4.1程序存储器的组织

1.内部程序存储器的组织

不同型号单片机可以有不同容量。如：AT89C51：4K；AT89C52：8K；AT89C55：20K。W78E58：32K。最大可扩展为：64K。当/EA=0时，上电时自动运行外部程序存储器程序。2.外部程序存储器的组织

极限情况为：64K。当/EA=1时，上电时自动运行内部程序存储器程序。3.从内部程序存储器运行到外部程序存储器的情形当运行到内部程序存储器上端时，自动转去外部程序存储器。4.几个固定的中断入口地址5.避免同时使用内、外部程序存储器。

2.4.2数据存储器的组织

1.外部数据存储器外部数据存储器最大空间为64KB，与内部数据存储器在物理上是分开的，有各自的寻址方式。

1）128字节情形：2）工作寄存器的分布

2.内部数据存储器

3）位变量的分布

4）256字节情形80H～FFH仅支持间接寻址方式。

3．特殊功能寄存器SFR（SPECIALFUNCTIONREGISTER）

所有的硬件应用都是通过访问SFR实现。1）分布

注意：SFR与高128字节RAM（80H～FFH）有不同的物理空间，相同的地址。对二者的访问依靠寻址方式区别，前者靠直接寻址；后者靠间接寻址。

2）具有位地址的SFR的分布。3）部分SFR介绍

全部单片机内部资源的应用都是通过访问、操作SFR实现。其中I/O口、计数器/定时器、中断、串行通讯部分在以后的章节中详细介绍。首先介绍A、B、PSW、SP、DPTR及非SFR中的PC。①A累加器，在加、减、乘、除运算中存放被加、被减、被乘、被除数及结果。所有的算术、逻辑运算都通过其进行。

②PC程序计数器，用以指出运行程序的地址。

⑥DPTR数据指针，16位。在访问程序存储器与外部数据存储器时，用做存放数据地址。也可做一般寄存器用。可拆做两个8位寄存器用，DPH、DPL。

⑤SP堆栈指针，用于指出堆栈顶部RAM地址。堆栈向上生成。堆栈按先进后出、后进先出的方式组织。④PSW程序状态字，意义如前述。

③B寄存器，在乘、除运算中指定用做存放第二操作数，其他场合做一般寄存器用。

4.总结注意：1.）MCS-51采用哈佛（HARVARD）结构，即外部数据存储空间与地址存储空间是独立的，通过不同的控制信号选通数据存储器或程序存储器。

2）内部RAM

高128字节与SFR位于不同的物理存储空间，相同的地址，依靠不同的寻址方式区别。前者支持间接寻址；后者支持直接寻址。3）工作寄存器份四组，通过PSW中的RS0、RS1选择。5）堆栈按先进后出、后进先出方式组织，向上生成。

4）位地址位于内部RAM20H~2FH16字节。2．5I/O端口

2．5．1I/O口的功能

1．P0、P2口功能：1)普通的I/O口。2）扩展外部数据存储器或程序存储器时，构成8位数据总线与16位地址总线的低8位。

2．P1口I/O口。对AT89C52，P1.0～T2、P1.1～T2EX。

3.P3口复用功能：I/O口或第二功能，见表2-3(P18)。

2.5.2I/O口操作要领与结构

1.操作要领

1）P0口做I/O口使用时，必须上挂电阻（10K左右）。

2）P0、P1、P2、P3口做“I”口使用时及P3口做第二功能使用时，输出锁存器必须首先“置1”。

2.结构分析

分别P0、P1、P2、P3的结构分析入手，说明上述要领。P0口：P1口：P2口：P3口：

3．I/O口的负载能力P0为8个TTL负载；P1、P2、P3为4个TTL负载。从静态与动态两个方面说明负载能力问题。2.5.3I/O口的读操作

在结构分析中可见，有两类读指令：读引脚、读锁存器。

读引脚指令——当某一I/O口或I/O口的某一位为源操作数时，所执行的指令为读引脚指令。例：MOV A，P1MOV C，P0.2等。

例：ANL P1，AORL P2，#55H

读锁存器指令一般用于将I/O内容读出来进行修改，然后再送回该I/O口。所以，有时将读锁存器指令称为：读—修改—写指令。读锁存器指令——当某一I/O口或I/O口的某一位为目的操作数时，所执行的指令为读锁存器指令。

2.6复位电路与WDT技术2．6．1复位后各SFR的状态

复位的意义在于使单片机内SFR处于一个确定的状态，尤其重要的是要使PC=0000，使程序从头运行。2．6．2常用上电复位电路

硬件复位电路的要求：上电时，在RST引脚产生一个宽度大于两个机器周期的高电平。

上图中，R=8.2K、C=10Uf。能保证可靠上电复位。

关于其他复位电路的讨论：P22。2.6.3WDT技术

1．“死机”的概念

程序处于死循环。

2．WDT的功能

3．WDT的原理

及时发现“死机”，通过强制复位，使PC=0，程序从头运行。4.成品WDT介绍

对WDT复位操作后，每隔固定的时间间隔（该间隔可预先选定）产生一个复位脉冲。该脉冲接至单片机的复位引脚。单片机正常运行时，以小于WDT时间间隔的周期对WDT进行复位操作，则WDT不能产生复位脉冲。当系统“死机”时，无法周期地对WDT进行复位操作，WDT经过一个时间间隔后产生复位脉冲，使单片机强制复位，退出“死机”。

典型WDT——X5045简介：TIMEINTERVAL：1.4S、600ms、200ms，三档。编程选定。四项功能：上电复位、WDT、电压监控、EEPROM（512B）。

5．WDT技术需要很好的软件配合

防止局部“死机”技术；防止系统外特性受“死机”影响技术；软件任务分步记录，“死机”后接续运行技术。

WDT技术是硬件技术与软件技术相结合的技术。2．7时钟电路

典型时钟电路：

CX1、CX2为起振电容，一般为30PF。

其他时钟电路的讨论，P23。