随机存储器RAM课件_第1页
随机存储器RAM课件_第2页
随机存储器RAM课件_第3页
随机存储器RAM课件_第4页
随机存储器RAM课件_第5页
已阅读5页,还剩17页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

5.2随机存储器RAM5.2.1RAM的分类

随机存储器RAM按制造工艺不同可分为双极型和MOS型两大类。

RAM用晶体管触发器作为基本存储电路,故存取速度高,但功耗大,集成度较低。双极型RAM主要用于高速微型计算机,也用作高速缓冲存储器Cache。

MOS型RAM是用MOSRAM,与双极型RAM相比,其集成度较高而速度较低。1.静态RAM(SRAM——StaticRAM)

SRAM是用MOS管构成的R-S触发器作为基本存储电路,触发器的两个稳态分别表示存储内容为0和1。SRAM只有在写入新的数据时触发器的状态(信息)才变化,读操作不会改变其状态(信息)。但一旦SRAM芯片失电,其上所存储的所有信息将全部丢失,所以称SRAM上的信息是易失性、挥发性的。SRAM的特点:速度快,外围电路简单,但集成度低(存储容量小),功耗大。

2.动态RAM(DRAM——DynamicRAM)

DRAM是用MOS管栅极—衬底间的分布电容来存储信息的.由于存在泄漏电流,电容上储存的电荷(信息)不能长期保存,需要定期进行刷新,因而外围电路比较复杂。显然,DRAM上的信息也是易失性的。DRAM的特点是集成度高(存储容量大),功耗低,但速度慢,外围电路复杂。对外有四条引线:①X地址译码线,也称X(行)选择线,T5、T6为行选门控管②Y地址译码线,也称Y(列)选择线,T7、T8为列选门控管,只有当外部的地址选通信号(X线和Y线)有效时,才选中此存储电路③数据输入输出线I/O④数据输入输出线I/O按教材P179简要说明工作原理2.DRAM单管动态基本存储电路数据信息存储在MOS管栅极与衬底之间的分布电容C1上。若C1上存有电荷,表示信息为1,否则为0。由于漏电流存在,C1上的电荷经一段时间后就会泄放掉(一般为2mS),故不能长期保存信息。为了维持动态存储电路所存储的信息,必须使信息再生(即进行刷新)。按教材P179简要说明工作原理5.2.3

RAM的内部结构RAM的内部结构一般可分为存储体、地址译码器、输入输出(I/O)和控制电路4部分

1.存储体

存储体是存储器储存信息的主体,它由大量的基本存储电路按一定的规则组合而成。例如,容量为2K×8位的存储器芯片,一共有2K个存储单元,每个单元由8个基本存储电路组成,可以储存8位二进制信息,故该芯片的存储体共包含有

2×1024×8个基本存储电路。这些基本存储电路一般成矩阵排列,排列方法与地址译码方式有关。

2.地址译码存储器中的每一个存储单元都有一个对应的地址,CPU访问存储器的某一单元时,首先必须将该单元的地址经地址总线送到该存储器,经过译码后,才能找到该单元。存储器内的地址译码有两种方式:

(1)单译码方式地址译码只使用一个译码器,译码器的一个输出端选择一个存储单元(即一个字),故此输出线又称字线,一根字线选择某个字的所有位。采用单译码结构,n根地址输入线经全译码有2n个输出,用以选择2n个字(本例中有4根地址线A3~A0,可选择16个单元,即24=16)。随着存储字的增加,译码输出线及相应的驱动电路会急剧增加,存储器的体积和成本也将迅速增加,故单译码结构只用于小容量的存储器中。(2)双译码方式

在字数较多的存储器中,为了减少输出选择线的数目,一般采用双译码方式。在双译码方式中,将存储单元排列成矩阵形式,地址译码器分为两个(X译码和Y译码),即要在存储矩阵中选择某一存储单元是靠X、Y两个译码器的选择线的交点来确定的。例如,有一片1024×1位的存储器芯片,需10位地址(210=1024)。若用单译码方式,则需1024根选择线;若用双译码方式,X、Y方面各用5位地址码,则译码后各有32根选择线(25=32),它们的交点为1024个(32×32=1024),而选择线总共只有64根(如图5.6所示),因而选择线大大减少。3.I/O和控制电路I/O电路处于数据总线和存储体单元之间。由于数据总线可挂多种器件,并且数据可能写入RAM,也可能从RAM中读出,因此,I/O电路通常采用双向的三态门电路片选信号,低电平有效,用途:写允许信号5.2.4典型RAM芯片举例

1.Intel51256SRAM

Intel51256芯片是32K×8位SRAM,有32768个存储单元,每个单元存储8位二进制信息,用单一的5V电源。

Intel51256有8根数据输入/输出线D7~D0;有15根(215=32768)地址线A14~A0,其中9根用于行地址译码输入,6根用于列地址译码输入;有3根控制线:片选控制、输出允许和读写控制R/W。片选信号Intel21010芯片内部有1M个存储单元,每个单元存储1位二进制信息,因而要对它寻址,必须要有20根地址线(220=1M)。为了减少芯片的引脚数目,采用了行地址和列地址分时复用,对外只引出10根地址线A9~A0。利用多路转换开关,由行选通信号将先送入的10位地址存入片内行地址锁存器,由列选通信号将后送入的10位地址存入片内列地址锁存器,20根地址线选中一个存储单元。数据线Din和Dout分别用于对被选中单元的数据位进行输入和输出传送。读写操作由控

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论