集成电路原理第三章课件

第三章双极型集成电路的工艺与

版图设计1§3.1双极型IC的隔离技术3.1.1pn结隔离技术目的：——使做在不同隔离区的元件实现电隔离结构：隔离环图3-1PN结隔离技术示意图2特点：为降低集电极串联电阻rCS，在P型衬底与n型外延之间加一道n+埋层，提供IC的低阻通路。集电极接触区加磷穿透扩散（应在基区扩散之前进行）可采用对通隔离技术33.1.2等平面隔离工艺等平面隔离工艺——利用Si的局部氧化LOCOS工艺实现pn结—介质混合隔离技术，有利于缩小管芯面积和减小寄生电容。图3-35§3.2双极晶体管制造工艺图3-46泡发射极工艺——在发射区扩散后，用1%的HF酸“泡”（漂洗）出发射区扩散窗口（包括发射极接触孔），此窗口即为E极接触孔，晶体管尺寸减小，进而CBC、CBE，可与浅结工艺配合制出高速、高集成度的IC。但由于Al在Si中的“渗透”较强，易造成EB结短路，因此需采用新的多层金属化系统。发射极工艺的原理——利用1%HF酸对PSG的腐蚀速度5nm/s，而对SiO2的为0.125nm/s，1分钟可将300nm的PSG漂尽，而SiO2只去掉7.5nm，因此E极窗口被“泡”出后，周围的SiO2腐蚀很少。7§3.3集成npn管的版图设计3.3.1集成npn管电极配置93.3.2典型的晶体管版图图形10双基极条图形是IC中常用的一种图形，允许通过更大的电流，其面积比单基极条稍大，所以特征频率稍低；但基极电阻为单基极条的一半，其最高振荡频率比单基极条的高。型和型集电极图形增大了集电极面积，其主要特点是集电极串联电阻小，饱和压降低，可通过较大的电流，一般作输出管。11§3.4双极IC中的集成二极管在IC中，集成二极管的结构除单独的BC结外，通常由晶体管的不同连接方式而构成多种形式，并不增加IC工序，而且可以使二极管的特性多样化，以满足不同电路的需要。3.4.1集成二极管的构成方式133.4.2集成二极管的剖面示意图14六种集成二极管的特性比较15§3.5横向pnp、纵向pnp晶体管的结构与特点3.5.1横向pnp晶体管图3-10主要特点：

BVEBO高（xjc深，epi高）•

电流放大系数小

由于工艺限制，基区宽度不可能太小；

纵向寄生pnp管将分掉部分发射区注入电流，只有侧壁注入的载流子才对横向pnp管的有贡献。

基区均匀掺杂，无内建加速电场，主要是扩散运动。表面迁移率低于体内迁移率。

基区的表面复合作用。17•频率响应差

平均有效基区宽度大，基区渡越时间长。空穴的扩散系数仅为电子的1/3。•发生大注入时的临界电流小横向pnp的基区宽度大，外延层Nepi低，空穴扩散系数低。•击穿电压主要取决于CE之间的穿通。提高击穿电压与增大电流增益是矛盾的。183.5.2纵向pnp管（衬底pnp晶体管）19由于一般外延层电阻率epi较大，使基区串联电阻较大。可采取E、B短接的方式，使外基区电阻=0，同时减小了自偏置效应，抑制趋边效应，改善电流特性；E、B短接还有助于减少表面复合的影响，提高电流增益。提高衬底pnp管电流增益的措施

降低基区材料的缺陷，减少复合中心数目，提高基区少子寿命。

适当减薄基区宽度，采用薄外延材料。但同时应注意，一般衬底pnp管与普通的npn管做在同一芯片上，pnp基区对应npn管的集电区，外延过薄，将导致npn管集电区在较低反向集电结偏压下完全耗尽而穿通。21

适当提高外延层电阻率，降低发射区硼扩散薄层电阻，以