第三章(存储器原理与接口)

内存在计算机系统中的地位

计算机通过执行程序控制其运行程序存储在内存中

第3章存储器原理与接口存储器基础知识存储器接口技术微型机系统中存储器的体系结构

一、存储器基础知识

存储器的分类选择存储器件的考虑因素（性能指标）随机存取存储器RAM

只读存储器ROM.

存储器的分类按用途和特点分类按存储器存取方式分类按构成存储器的器件和存储介质分类按用途和特点分类外部存储器（辅助存储器，外存，ExternalMemory）用来存放不经常使用的程序和数据，CPU不能直接访问它。属计算机的外部设备,是为弥补内存容量的不足而配置的，容量大，成本低，所存储信息既可以修改也可以长期保存，但存取速度慢。需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。缓冲存储器（缓存，CacheMemory）

位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。

内部存储器（主存储器，内存，MainMemory）

用来存放计算机正在执行的或经常使用的程序和数据。CPU可以直接对它进行访问。一般是由半导体存储器构成，通常装在主板上。存取速度快，但容量有限，其大小受地址总线位数的限制。按用途和特点分类按存储器存取方式分类按存放信息原理不同随机存取存储器RAM(RandomAccessMemory)

只读存储器ROM

(Read-OnlyMemory)

又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器。

在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。

静态RAM动态RAM掩膜ROM（MROM）可编程ROM（PROM）可擦除编程ROM（EPROM）可电擦除可编程ROM（E2PROM）闪烁存储器Flash按工艺不同只读存储器ROM掩膜ROM：信息制作在芯片中，不可更改;PROM：允许一次编程，此后不可更改;EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程;EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写;FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除。

读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失RAM的分类

SRAM（StaticRAM，静态随机存储器）

速度快、容量低、功耗大、价格高

DRAM（DynamicRAM，动态RAM）

容量高、功耗小、价格低按构成存储器的器件和存储介质分类半导体存储器磁表面存储器光电存储器选择存储器件的考虑因素（性能指标）存储容量存取速度功耗可靠性

价格随机存取存储器RAM

SRAM（StaticRAM，静态随机存储器）

速度快、容量低、功耗大、价格高

DRAM（DynamicRAM，动态RAM）

容量高、功耗小、价格低

常见的典型SRAM芯片有Intel的“61”系列和“62”系列：例如常用的有6116、6216、6164、6264、62256等。该系列芯片的容量为XK×8位，例如6116的容量为2K×8位，它的地址线有11根，数据线有8根，控制线有3条，片选信号CS、输出允许信号OE和读写控制信号WE。SRAM芯片6264存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CS1*、CS2读写WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615只读存储器ROM掩膜ROM（MROM）可编程ROM（PROM）可擦除编程ROM（EPROM）可电擦除可编程ROM（E2PROM）闪烁存储器Flash

常见的典型EPROM芯片有Intel的“27”系列：例如常用的有2716、2732、2764、27256等。该系列芯片的容量为XK×8位，例如2732的容量为4K×8位，它的地址线有12根，数据线有8根，控制线有3条，片选信号CS、输出允许信号OE。EPROM芯片2764存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CE*编程PGM*读写OE*编程电压VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716153.2存储器与CPU的连接这是本章的重点内容SRAM、EPROM与CPU的连接译码方法同样适合I/O端口存储芯片与8086CPU的连接存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线1.存储芯片数据线的处理若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与CPU系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“位扩充”位扩充(数据宽度扩充)2114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE位扩充的连接方式是将多片存储芯片的地址线、片选、读/写端应并联，数据端单独引出。这些芯片应被看作是一个整体常被称为“芯片组”

2.存储芯片地址线的连接芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”片内译码A9～A0存储芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范围（16进制）A9～A03.存储芯片片选端的译码存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围进行“字节数扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现这种扩充简称为“地址扩充”或“字扩充”地址扩充（字节数扩充）片选端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE译码器00000000010000000000字扩充应该把地址线、数据线、读/写端应并联，由片选信号区分各片地址，故片选端单独引出。译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器74LS139常用的3:8译码器74LS138常用的4:16译码器74LS15474LS138译码器74LS138译码器真值表

74LS138有三条控制线G1，，，只有当G1等于1，等于0，等于0时，三－八译码器才能工作，否则译码器输出全为高电平。输出信号Y0Y7是低电平有效的信号，对应于ＣＢＡ的任何一种组合输入，其８个输出端中只有一个是０，其他７个输出均为１。译码器74LS138线选法全译码法部分译码法

存储器地址译码方法

线性选择法

将低位地址总线直接与各芯片的地址线相连，用剩余的高位地址总线的一根或者若干根不经译码后直接作为各芯片的片选信号。

全译码法

将低位地址总线直接与各芯片的地址线相连，高位地址总线全部经译码后作为各芯片的片选信号。全译码法结构示意图

8KB(2)CS

8KB(1)CS

8KB(8)CS

3-8译码器A0~A12A13~A19Y0Y1Y7…全译码法的特点

全译码法可以提供对全存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的空闲下来，以便需要时扩充.优点：存储器的地址是连续的且唯一确定的，即无地址间断和地址重叠。

部分译码法

将高位地址线中的一部分进行译码，产生片选信号。常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。部分译码法结构示意图8KB(2)CS8KB(1)CS8KB(3)CS

3-8译码器A0~A12A13~A15Y0Y1Y3…8KB(4)CSA16~A19(不参加译码）片选端译码小结存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的M/IO*信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用4.存储芯片的读写控制芯片OE与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片WE与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片存储器子系统的设计一般遵循如下步骤：（1）根据系统中实际存储器容量，确定存储器芯片的个数；（2）根据所选用存储芯片的容量，画出地址分配图或列出地址分配表，将地址信号分类为用于片内寻址的信号和用于片选的信号；8086系统的存储器接口设计（3）根据所扩展的存储子系统的数据宽度要求确定A0和

BHE的连接方式；（4）连接数据线和片内寻址的地址线；（5）汇合M/IO、A0、BHE和用于片选的地址信号，选用合适的译码器形成存储芯片的片选信号；（6）连接读写控制信号。ROM扩展电路设计实例

用全译码法设计一个8086CPU的ROM扩展电路，存储容量为4KB。要求选用2716芯片，地址范围为78000H~78FFFH解：

(1)首先确定使用的芯片数量：

(4K×8)/(2K×8)=2

片2716

(2)将主存范围展开

78000H~78FFFH

(3)用于片内寻址的信号和用于片选的信号

6116片内地址线：存储容量为2K×8，所以片内地址线为11条，即：A0～A10

因此8086系统地址总线中的A1～A11作为用于片内寻址的信号，与6116片内地址线A0～A10相连；而A12～A19作为用于片选的信号,与74LS138译码器相连；A0

悬空即可。（4）连接数据线，即数据线的低8位与偶存储体相连，高8位与奇存储体相连；（5）连接读写控制信号，即8086的RD信号与ROM芯片的OE相连；（6）汇合M/IO和用于片选的地址信号A12～A19

，选用74LS138译码器（可通过一些门电路）形成片选信号与存储芯片的CS相连。8086CPU的片选信号线与74LS138译码器的连接A19A18~A15A14A13A12M/IO输出0100010接G2A

通过与门逻辑电路接G1接74LS138的

C、B、A通过非门接G2BY0注：A0悬空RAM扩展电路实例

用全译码法设计一个8086CPU的32K字的RAM扩展电路。要求选用RAM62256芯片，地址从50000H开始。解：

(1)首先确定使用的芯片数量：

(64K×8)/(32K×8)=2

片62256(2)将主存范围展开

50000H~5FFFFH

0000111111111110A19A18

A17

A160101输出A15~A0地址范围Y5=050000H~5FFFEH偶0101Y5=050001H~5FFFFH奇62256扩展的全地址译码的地址范围000000000000

00000000000000000001000011111111

1111

(3)用于片内寻址的信号和用于片选的信号

61256片内地址线：存储容量为32K×8，所以片内地址线为15条，即：A0～A14

因此8086系统地址总线中的A1～A15作为用于片内寻址的信号，与62256芯片的A0～A14相连；而A0、

BHE

、

A16～A19作为用于片选的信号，与74LS138译码器相连。（4）连接数据线，即数据线的低8位与偶存储体相连，高8位与奇存储体相连；（5）连接读写控制信号，即8086的RD信号与RAM芯片的OE相连,8086的WR信号与RAM芯片的WR相连；（6）汇合M/IO、A0、BHE和用于片选的地址信号A16～A19

，选用74LS138译码器形成片选信号与存储芯片的CS相连。使用8086CPU内存扩展连线思考题某8086CPU系统中用2片ROM27256芯片、2片RAM62256

，来对其内存进行扩展，与CPU的连接如图所示，求各芯片的地址空间的范围？三、微型机系统中存储器的体系结构

层次化的存储器体系结构

16位微机系统的内存组织1.层次化的总体结构层次化：把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个既有足够大的空间又能保证满足CPU存取速度要求而且价格适中的整体，该存储体有最好的性能价格比。策略：上下两个方向扩充，主要形成Cache－主存层次和主存－辅存层次存储器的层次化总体结构微型计算机的存储结构寄存器——位于CPU中主存——由半导体存储器(ROM/RAM)构成辅存——指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理工作高速缓存(CACHE)——由静态RAM芯片构成本章介绍半导体存储器及组成主存的方法CPU（寄存器）CACHE（高速缓存）主存（内存）辅存（外存）Cache－主存层次：高速缓存技术主存－辅存层次：虚拟存储技术中央处理器主存M2辅存M3CacheM1三级存储器的结构示意图

16位微机系统的内存组织习题1.按存储器的特点和在计算机中的作用，存储器可分成哪几类？2.内存储器性能的主要指标是哪几个？3.某SRAM的一单元中存放有一个数据如(5AH)，CPU将它取走后，该单元的内容是什么？4.已知某微机控制系统中RAM容量为4K×8位，首