集成电路工艺总复习

集成电路工艺

总复习考试方式1、闭卷2、成绩构成：平时成绩（到课率、交作业）占30％期末考试70％第一章：绪论本章主要内容

§1.1半导体产业介绍（书中第1章）

§1.3硅和硅片制备（书中第4章）

几个时间节点重大发明1947年发明固体晶体管（肖克莱、巴丁、布拉顿）1957年第一个硅平面晶体管诞生1959年发明硅基集成电路（诺伊思、基尔比）集成电路时代（20世纪60年代后）集成电路发展的五个时代集成电路的概念集成电路是把电阻、电容、二极管、晶体管等多个元器件制作在一个芯片上，并具有一定功能的电路。集成度是指每个芯片上的元器件数。7.集成电路制造

集成电路制造步骤：Waferpreparation(硅片准备)Waferfabrication(硅片制造)Wafertest/sort(硅片测试和拣选)Assemblyandpackaging(装配和封装)Finaltest(终测)§1.1半导体产业介绍8.集成电路的发展趋势芯片性能不断提高芯片可靠性不断提高芯片成本不断降低§1.1半导体产业介绍特征尺寸（CriticalDimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。在CMOS技术中，特征尺寸通常指多晶硅栅的线宽在双极技术中，特征尺寸通常指接触孔的尺寸

摩尔定律：△

IC的集成度将每一年半翻一番（即每18个月增长1倍）（由Intel公司创始人戈登.摩尔提出）晶胞是组成晶体的最小重复单元。硅晶胞§1.3硅和硅片制备多晶和单晶多晶硅结构单晶硅结构单晶：晶胞在三维空间整齐重复排列，这样的结构叫做单晶。单晶的原子排列长程有序。多晶：由大小不等的晶粒组成，而晶粒由晶胞在三维空间整齐重复排列构成，这样的结构叫做多晶。多晶的原子排列短程有序长程无序。3.晶向晶向的表示法OA＝m1X＋m2Y＋m3Z晶向：晶胞在晶体中的方向晶面MOS集成电路通常用（100）晶面或<100>晶向双极集成电路通常用（111）晶面或<111>晶向不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。例如迁移率，界面态等。本章习题§1.1（书中第一章）：3、4§1.3（书中第四章）：12

本章作业§1.1（书中第一章）：

1.什么叫集成电路？写出IC制造的５个步骤

2.集成电路的发展趋势是什么？什么是摩尔定律？

3.什么是特征尺寸？§1.3（书中第四章）：

4.请描述多晶和单晶第二章氧化硅热氧化2.2氧化原理硅热氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。氧化方式及其化学反应式：■干氧氧化：Si＋O2→SiO2■湿氧氧化：Si＋

H2O＋O2→SiO2+H2■水汽氧化：Si＋

H2O→SiO2＋

H2■

硅的氧化温度：750℃～1100℃氧化过程氧化剂（氧分子或水分子）通过扩散到达Si与Si02界面同Si发生反应，其过程如下：1、氧化剂扩散穿过滞留层达到SiO2表面，其流密度为F1。2、氧化剂扩散穿过SiO2层达到SiO2-Si界面，流密度为F2。3、氧化剂在Si表面与Si反应生成SiO2，流密度为F3。4、反应的副产物离开界面。氧化物生长速率氧化层生长第一阶段（≤150Å）线性：氧化层生长第二阶段（＞150Å）抛物线生长阶段：其中X为氧化层厚度B/A为线性速率系数、B为抛物线速率系数t为生长时间B/A和B与温度、氧化剂浓度，反应室压力等因素有关。影响二氧化硅生长的因素氧化温度：氧化时间：掺杂效应：重掺杂的硅要比轻掺杂的氧化速率快硅片晶向：<111>硅单晶的氧化速率比<100>稍快反应室的压力：压力越高氧化速率越快氧化方式：湿氧氧化比干氧氧化速度快热生长SiO2–Si系统中的实际电荷情况热生长SiO2–Si系统在实际的SiO2–Si系统中，存在四种电荷：1.

可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。2.固定电荷：指位于SiO2–Si界面2nm以内的过剩硅离子，可采用掺氯氧化降低。3.界面态：指界面陷阱电荷(缺陷、悬挂键），可以采用氢气退火降低。4.陷阱电荷：由辐射产生。热生长SiO2–Si系统在氧化工艺中，通常在氧化系统中通入少量的HCl气体（浓度在3％以下）以改善SiO2的质量。其优点：

1、氯离子进入SiO2－Si界面与正电荷中和以减少界面处的电荷积累

2、氧化前通入氯气处理氧化系统以减少可动离子沾污掺氯氧化工艺氧化消耗硅

氧化前

氧化后■氧化消耗硅的厚度是二氧化硅厚度的45％左右选择性氧化：常用于硅的局部场氧化LOCOS

（LOCal

OxidationofSilicon）氧化前氧化后三种热氧化层质量对比质量氧化水温氧化速率均匀性重复性结构掩蔽性干氧氧化慢好致密好湿氧氧化95℃快较好适中基本满足水汽氧化102℃最快差疏松较差1.结构及质量：热生长的比沉积的结构致密，质量好。2.成膜温度：热生长的比沉积的温度高。可在400℃获得沉积氧化层，在第一层金属布线形成完进行，做为金属之间的层间介质和顶层钝化层。3.硅消耗：热生长的消耗硅，沉积的不消耗硅。热生长氧化层与沉积氧化层的区别2.3SiO2结构、性质和用途SiO2的原子结构：属于非晶体、无定形结构，Si-O四面体在空间无规则排列。物理性质SiSiO2比重（g/cm3）2.232.20禁带宽度（eV）1.12~8相对介电常数11.73.9熔点（℃）14171700热导（W/cm.k）1.50.01击穿场强（V/cm）3×1056×106

■

SiO2的物理性质SiO2的化学性质

SiO2的化学性质非常稳定，仅被HF酸腐蚀SiO2在集成电路中的用途1.

栅氧层：做MOS结构的电介质层（热生长）2.

场氧层：限制带电载流子的场区隔离（热生长或沉积）3.

保护层：保护器件以免划伤和离子沾污（热生长）

4.

注入阻挡层：局部离子注入掺杂时，阻挡注入掺杂（热生长）5.垫氧层：减小氮化硅与硅之间应力（热生长）6.注入缓冲层：减小离子注入损伤及沟道效应（热生长）7.层间介质：用于导电金属之间的绝缘（沉积）2.5快速热处理快速热处理（RTP）是在非常短的时间内（经常是几分之一秒）将单个硅片加热至400～1300℃温度范围的过程。RTP的优点：

1.减少热预算

2.硅中杂质运动最小

3.冷壁加热减少沾污

4.腔体小气氛洁净

5.更短的加工时间本章习题（书中第十章）：8、14、18本章作业：1.简要描述硅热氧化（即回答硅热氧化的概念）2.列出热生长氧化层在IC制造中的6种用途第三章扩散

掺杂技术之一3.1引言扩散的本质：扩散是微观粒子（原子、分子等）一种普遍的热运动形式，运动的结果使浓度分布趋于均匀。扩散的概念：扩散是将一定数量和一定种类的杂质掺入到硅或其它晶体中，以改变晶体的电学性质，并使掺入的杂质数量和分布情况都满足要求的过程。扩散的目的：形成P－N结■杂质在硅中的扩散机制3.2扩散原理■

扩散系数非克（Fick）第一定律：

J为扩散粒子流密度、定义为单位时间通过单位面积的粒子数，C是扩散粒子的浓度，D为扩散系数是表征杂质扩散快慢的系数。非克第一定律表达了扩散的本质即浓度差越大，温度越高，扩散就越快。常用扩散杂质形成P型硅的杂质：B、Ga、Al（Ⅲ族元素）形成N型硅的杂质：P、As、Sb（Ⅴ族元素）IC制造中常用的杂质：B、P、As、SbB：硼、Ga：镓、Al：铝P：磷、As：砷、Sb：锑

■

杂质在硅和SiO2中的扩散特征硅中慢扩散杂质（扩散系数小）：B、As、Sb硅中快扩散杂质（扩散系数大）：P、Ga、Al在SiO2中扩散系数非常小的杂质：B、P、As、Sb在SiO2中扩散系数大的杂质：Ga、Al

扩散杂质的分布

1.余误差函数分布（恒定表面源扩散属于此分布）

其扩散方程：式中的erfc

代表余误差函数

余误差函数分布的特点：

a、杂质表面浓度由该种杂质在扩散温度下的固溶度所决定。当扩散温度不变时，表面杂质浓度维持不变

b、扩散时间越长，扩散温度越高，则扩散进入硅片内的杂质总量就越多

c、扩散时间越长，扩散温度越高，杂质扩散得越深2、高斯分布（有限源扩散属于此分布）

其扩散方程：式中的QT为杂质总量高斯分布的特点：

a、在整个扩散过程中，杂质总量保持不变

b、扩散时间越长，扩散温度越高，则杂质扩散得越深，表面浓度越低

c、表面杂质浓度可控方块电阻

方块电阻的定义：长宽相等的扩散电阻，它与长宽大小无关。方块电阻通常用R□表示，单位为Ω/□。扩散电阻与方块电阻的关系：

R＝ρ.L/W.Xj,当L=W时，R＝R□=ρ/Xj

因此扩散电阻R＝R□.L/W

方块电阻可以通过四探针测试仪测量。其中ρ为扩散层的平均电阻率结深的定义杂质扩散浓度分布曲线与衬底掺杂浓度曲线交点的位置称为结深。结深公式余误差分布高斯分布横向扩散Xj横＝（0.75～0.85）Xj纵本章习题（书中第17章）：

2、8本章作业:1.简要描述热扩散（即回答扩散的概念）第四章：离子注入

掺杂技术之二4.1引言离子注入的概念：离子注入是在高真空的复杂系统中，产生电离杂质并形成高能量的离子束，入射到硅片靶中进行掺杂的过程。束流、束斑

离子注入的优点：

1.精确地控制掺杂浓度和掺杂深度

离子注入层的深度依赖于离子能量、杂质浓度依赖于离子剂量，可以独立地调整能量和剂量，精确地控制掺杂层的深度和浓度，工艺自由度大。

2.可以获得任意的杂质浓度分布

由于离子注入的浓度峰在体内，所以基于第1点采用多次叠加注入，可以获得任意形状的杂质分布，增大了设计的灵活性。离子注入的优点：

3.杂质浓度均匀性、重复性好

用扫描的方法控制杂质浓度的均匀性，在1010～

1017ions/cm2的范围内，均匀性达到±2％而扩散在

±10％，1013ions/cm2以下的小剂量，扩散无法实现。4.掺杂温度低

注入可在125℃以下的温度进行，允许使用不同的注入阻挡层（如光刻胶）增加了工艺的灵活性

离子注入的优点：

5.沾污少

质量分离技术产生没有沾污的纯离子束，减少了由于杂质源纯度低带来的沾污，另外低温工艺也减少了掺杂沾污。

6.无固溶度极限

注入杂质浓度不受硅片固溶度限制离子注入的缺点：

1.高能杂质离子轰击硅原子将产生晶格损伤

2.注入设备复杂昂贵4.2离子注入工艺原理离子注入参数注入剂量φ注入剂量φ是样品表面单位面积注入的离子总数。单位：离子每平方厘米

其中I为束流，单位是库仑每秒（安培）

t为注入时间，单位是秒

q为电子电荷，等于1.6×10－19库仑

n为每个离子的电荷数

A为注入面积，单位为cm2—束斑注入能量离子注入的能量用电子电荷与电势差的乘积来表示。单位：千电子伏特KEV带有一个正电荷的离子在电势差为100KV的电场运动，它的能量为100KEV射程、投影射程具有一定能量的离子入射靶中，与靶原子和电子发生一系列碰撞（即受到了核阻止和电子阻止）进行能量的交换，最后损失了全部能量停止在相应的位置，离子由进入到停止所走过的总距离，称为射程用R表示。这一距离在入射方向上的投影称为投影射程

Rp。投影射程也是停止点与靶表面的垂直距离。投影射程示意图

第i个离子在靶中的射程Ri和投影射程Rpi平均投影射程

离子束中的各个离子虽然能量相等但每个离子与靶原子和电子的碰撞次数和能量损失都是随机的，使得能量完全相同的同种离子在靶中的投影射程也不等，存在一个统计分布。离子的平均投影射程RP为

其中N为入射离子总数，RPi为第i个离子的投影射程离子投影射程的平均标准偏差△RP为其中N为入射离子总数Rp

为平均投影射程Rpi为第i个离子的投影射程离子注入浓度分布

LSS理论描述了注入离子在无定形靶中的浓度分布为高斯分布其方程为

其中φ为注入剂量

χ为离样品表面的深度

Rp为平均投影射程△Rp为投影射程的平均标准偏差离子注入的浓度分布曲线离子注入浓度分布的最大浓度Nmax从上式可知，注入离子的剂量φ越大，浓度峰值越高从浓度分布图看出，最大浓度位置在样品内的平均投影射程处离子注入结深Xj其中NB为衬底浓度例题：1.已知某台离子注入机的束斑为2.0cm2、束流为2.0mA、注入时间为16ms，试计算硼离子（B+）注入剂量。（注：电子电荷q=1.6×10－19库仑）

2.在N型〈111〉衬底硅片上，进行硼离子注入，形成P-N结二极管。已知衬底掺杂浓度为1×1015cm-3，注入能量：60KEV，注入剂量：5.0E14，试计算硼离子注入分布的最大掺杂浓度Nmax和注入结深。4.3离子注入效应1.沟道效应2.注入损伤3.离子注入退火沟道效应

当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时（见下图）就发生了沟道效应。

沿<110>晶向的硅晶格视图控制沟道效应的方法

1.倾斜硅片：常用方法

2.缓冲氧化层：离子通过氧化层后，方向随机。

3.硅预非晶化：增加Si+注入，低能量（1KEV）浅注入应用非常有效

4.使用质量较大的原子注入损伤

高能杂质离子轰击硅原子将产生晶格损伤

（a）轻离子损伤情况（b）重离子损伤情况离子注入退火工艺目的：消除晶格损伤，并且使注入的杂质转入替位位置从而实现电激活。1.高温热退火通常的退火温度：＞950℃，时间：30分钟左右缺点：高温会导致杂质的再分布。2.快速热退火

采用PTP，在较短的时间（10－3～10－2

秒）内完成退火。

优点：杂质浓度分布基本不发生变化4.4离子注入的应用在先进的CMOS工艺中，离子注入的应用：

1.深埋层注入

2.倒掺杂阱注入

3.穿通阻挡层注入

4.阈值电压调整注入

5.轻掺杂漏区（LDD）注入

6.源漏注入

7.多晶硅栅掺杂注入

8.沟槽电容器注入

9.超浅结注入

10.绝缘体上的硅（SOI）中的氧注入本章习题（书中第17章）：25、53、55、56本章作业：1.简要描述离子注入（即回答离子注入的概念）2.列举离子注入优于扩散的6点3.在P型〈100〉衬底硅片上，进行As离子注入，形成P-N结二极管。已知衬底掺杂浓度为1×1016cm-3，注入能量：100KEV，注入剂量：5.0E15，试计算砷离子注入分布的最大掺杂浓度Nmax和注入结深。第五章光刻5.1引言光刻的概念

光刻是把掩膜版上的电路图形精确地转移到硅片表面光刻胶膜上的过程。光刻是集成电路制造的关键工艺正性胶光刻5.2光刻工艺原理负性胶光刻光刻工艺的8个基本步骤

1.气相成底膜

2.旋转涂胶

3.软烘

4.对准和曝光

5.曝光后烘培（PEB）

6.显影

7.坚膜烘培

8.显影检查1.气相成底膜工艺目的：增加光刻胶与硅片的粘附性。2.旋转涂胶光刻胶是一种有机化合物，它受紫外线曝光后在显影液中的溶解度发生显著变化，而未曝光的部分在显影液中几乎不溶解。光刻胶的用途

1.做硅片上的图形模版（从掩膜版转移到硅片上的图形）

2.在后续工艺中，保护下面的材料（例如刻蚀或离子注入）光刻胶的成分：1.树脂（是一种有机聚合物材料，提供光刻胶的机械和化学特性）2.感光剂（光刻胶材料的光敏成分）3.溶剂（使光刻胶具有流动性）4.添加剂（控制光刻胶特殊方面的化学物质，备选）光刻胶的种类：根据光刻的要求，光刻胶制成与特定波长的紫外线有显著的光化学响应，一般按照紫外线把胶分类：i线光刻胶、g线光刻胶、DUV线光刻胶等。光刻对光刻胶的要求：1.分辨率高（区分硅片上两个相邻特征尺寸图形的能力强）2.对比度好（指曝光区和非曝光区过渡的陡度）

（a）对比度差（b）对比度好3.敏感度好（是指硅片表面光刻胶中产生良好图形所需要的一定波长光的最小能量值，以mJ/cm2为单位）4.粘滞性好（表征液体光刻胶流动性的一个指标，即粘度，单位用cps表示）5.粘附性好（指光刻胶与衬底表面的粘附性好）6.抗蚀性好（在后续刻蚀工艺中，光刻胶很好地保护衬底表面，胶的这种性质称为抗蚀性）7.颗粒少传统的正性I线光刻胶溶解于显影液的机理1.树脂是悬浮于溶剂中的酚醛甲醛聚合物（线性酚醛树脂）2.感光剂化合物作为强的溶解抑制剂（不溶解于显影液）被加到线性酚醛树脂中3.在曝光过程中，感光剂（通常为DNQ）发生光化学分解产生羧酸4.羧酸提高光刻胶曝光区域的线性酚醛树脂的溶解度涂胶工艺工艺目的：形成图形转移的膜版。工艺方法：

1.滴胶

2.匀胶：转速500rpm～700rpm3.旋转：转速3000rpm-5000rpm工艺要求：厚度：1.0μm左右均匀性：3％以内3.软烘工艺目的：去除光刻胶中的溶剂以改善胶的粘附性、均匀性、抗蚀性，优化胶的光吸收特性，缓解涂胶时产生的应力。工艺方法：在温度为100℃的热板上烘60秒

4.对准和曝光对准曝光系统对准曝光系统组成

1.紫外光源

2.光学系统

3.投影掩膜版

4.对准系统

5.载片台对准和曝光工艺目的：对准和曝光是将掩膜板上的图形通过镜头由紫外线传递到硅片表面光刻胶膜上,形成光敏感物质在空间的精确分布，最终达到图形精确转移的目的。工艺方法：

1.上掩膜版、硅片传送

2.掩膜版对准（RA

）：掩膜版标记与光刻机基准进行激光自动对准

3.硅片粗对准（GA

）：掩膜版与硅片两边的标记进行激光自动对准

4.硅片精对准（FA

）：掩膜版与硅片图形区域的标记进行激光自动对准对准标记1.投影掩膜版的对位标记(RA)：在版的左右两侧，RA与步进光刻机上的基准标记对准2.整场对准标记(GA):第一次曝光时被光刻在硅片左右两边，用于每个硅片的粗对准3.精对准标记(FA)：每个场曝光时被光刻的，用于每个硅片曝光场和投影掩膜版的对准

对准标记8张掩膜版及经过8次对准和曝光形成的CMOS器件结构5.曝光后烘培（PEB）工艺目的：使曝光后的光敏感物质在光刻胶内部进行一定的扩散，可有效防止产生驻波效应。工艺方法：在温度为110℃的热板烘60秒

6.显影工艺目的：溶解硅片上曝光区域的胶膜，形成精密的光刻胶图形。工艺方法：

1.正胶显影液：2.38%的四甲基氢氧化铵

TMAH喷淋显影，转速1000rpm～1500rpm2.去离子水喷淋定影，转速1000rpm～1500r3.原位旋转甩干工艺要求：均匀性：3％以内7.坚膜烘培工艺目的：使存留在光刻胶中的溶剂彻底挥发，提高光刻胶的粘附性和抗蚀性。这一步是稳固光刻胶，对下一步的刻蚀或离子注入过程非常重要。工艺方法：在温度为140℃的热板烘60秒注：从曝光后烘培到坚膜烘培在自动涂胶/显影系统上进行8.显影检查曝光光源的光谱5.3光学光刻曝光光源最常用的两种紫外光源

1.高压汞灯

2.准分子激光（如ArF）高强度汞灯的发射光谱（产生DUV248nm，不能用汞灯，而用准分子激光）高强度汞灯的发射光谱数值孔径（NA）

透镜能够把一些衍射光会聚到一点成像，把透镜收集衍射光的能力称为透镜的数值孔径。（通常UV光通过掩膜版上的特征尺寸小孔会发生衍射现象）NA＝（n）Sinθm≈（n）×透镜半径/透镜焦长

n为图像介质的折射率，θm为主光轴与透镜边缘光线的最大夹角。透镜半径越大数值孔径越大成像效果越好。但受到镜头成本的限制。分步重复光刻机和步进扫描光刻机的NA都能做到0.60～0.68的水平分辨率（R）分辨率是将硅片上两个相邻的关键尺寸图形区分开的能力。分辨率是光刻中一个重要的性能指标。

k为工艺因子，范围是0.6～0.8，λ为光源的波长，NA为曝光系统的数值孔径

要提高曝光系统的分辨率即减小特征尺寸，就要降低紫外光的波长λ

图中分辨率为0.25μm焦深（DOF）焦深是焦点上下的一个范围，在这个范围内图像连续保持清晰。焦深类似照相的景深，集成电路光刻中的景深很小，一般在1.0μm左右。从焦深公式中看出提高分辨率降低了焦深，两个参数互相制约。分辨率和焦深是现代分步重复光刻机或步进扫描光刻机非常重要的参数数值孔径和焦深的关系套准精度套准精度是掩膜版上的图形与硅片上的图形的对准程度。根据光刻的要求，版上的图形与片上图形要精确对准。套准精度也是光刻中一个重要的性能指标。套准精度一般是特征尺寸的1/5~1/4最大曝光场驻波效应入射光和反射光发生干涉并引起光刻胶在厚度方向上的不均匀曝光，这种现象称为驻波效应。驻波效应降低了光刻胶成像的分辨率。深紫外光刻胶由于反射严重驻波效应严重。光刻胶中的驻波效应驻波效应降低了光刻胶成像的分辨率，影响线宽的控制。驻波与抗反射涂层

当光刻胶下面的底层是反光的衬底（如金属和多晶），光线将从衬底反射并可能损害临近未曝光的光刻胶，这种反射现象会造成反射切入。在反光衬底上增加一层抗反射涂层（如TiN）可消除反射切入和驻波现象。驻波与抗反射涂层来自曝光区的光被圆片高低形貌反射，被不曝光区域的光刻胶吸收不同时代的五种光刻机

1.接触式光刻机－20世纪70年代，特征尺寸≥5μm2.接近式光刻机－20世纪70年代，特征尺寸≥2μm3.扫描投影式光刻机－20世纪80年代初，特征尺寸≥1μm4.分步重复式光刻机－20世纪80年代后，亚/深亚微米

5.步进扫描式光刻机－近年来发展的，亚/深亚微米5.4光刻设备接触式光刻机和接近式光刻机

接触式光刻机和接近式光刻机的特点

1.版上图形与片上图形1：12.人工对准

3.版与光刻胶直接接触浪费版光刻图形缺陷多

接近式好些

4.特征尺寸≥5μm，2μm（接近式）

5.目前大尺寸功率器件的光刻还使用它。

分步重复式光刻机

NSR2005i9c型

NIKON光刻机分步重复式光刻系统

分步重复式光刻机的特点

1.版上图形与片上图形5：1（即缩小倍率5：1）掩膜版制造更容易更精确

2.机器自动对准

3.光刻精度高，特征尺寸：亚/深亚微米

4.对硅片的平整度和几何形状变化的补偿较容易

5.为提高硅片处理速度，镜头尺寸大、曝光区域大，造成像差大，图像畸变6.如今国内外工艺线均使用分步重复式光刻机（日本NIKON公司、佳能公司生产）7.造价高，一台0.25μm新的步进式光刻机

1000多万人民币本章习题：书中第14章：24、50第15章：17本章作业：1.什么是光刻？（即回答光刻的概念）2.请写出光刻的8个基本步骤3.已知某台分步重复光刻机的紫外光源波长为248nm、光学系统的数值孔径为0.7、工艺因子为0.7，试计算该设备光刻的分辨率和焦深。

第六章：刻蚀6.1引言刻蚀的概念

用化学或物理的方法，有选择地去除硅片表面层材料的过程称为刻蚀。工艺目的把光刻胶图形精确地转移到硅片上，最后达到复制掩膜版图形的目的。刻蚀是在硅片上复制图形的最后图形转移工艺，是集成电路制造的重要工艺之一。刻蚀主要分三种：金属刻蚀、介质刻蚀、硅刻蚀刻蚀分为湿法刻蚀和干法刻蚀湿法刻蚀把硅片放在化学腐蚀液里，有选择地去除表面层材料的过程。干法刻蚀把硅片放在气体等离子体中，有选择地去除表面层材料的过程。各向同性刻蚀：侧向与纵向腐蚀速度相同各向异性刻蚀：侧向腐蚀速度远远小于纵向腐蚀速度，侧向几乎不被腐蚀。

（a）各向同性刻蚀剖面（b）各向异性刻蚀剖面干法刻蚀的优点（与湿法刻蚀比）

1.刻蚀剖面各向异性，非常好的侧壁剖面控制

2.好的CD控制

3.最小的光刻胶脱落或粘附问题

4.好的片内、片间、批间的刻蚀均匀性

5.化学品使用费用低干法刻蚀的缺点（与湿法刻蚀比）

1.对下层材料的刻蚀选择比较差

2.等离子体诱导损伤

3.设备昂贵刻蚀参数1.刻蚀速率2.刻蚀偏差3.选择比4.均匀性5.刻蚀剖面6.2刻蚀参数及现象1.刻蚀过程1）刻蚀气体进入反应腔（以CF4为例）2）RF电场使反应气体分解电离，产生等离子体3）等离子体包括高能电子、离子、原子、自由基等（CF4＋3e→CF3+＋CF2++

＋CF3＋

F）4）反应正离子轰击样品表面－各向异性刻蚀（物理刻蚀）

6.3干法刻蚀原理1.刻蚀过程5）反应正离子吸附表面6）反应元素（自由基和反应原子）和表面膜的表面反应－各向同性刻蚀（化学刻蚀）7）副产物解吸附8）副产物去除1.刻蚀过程

干法刻蚀过程示意图刻蚀作用3.反应离子刻蚀（ReactiveIonEtch

，RIE）反应器平行板RIE反应器6.3干法刻蚀原理刻蚀机理反应离子刻蚀属于物理和化学混合刻蚀，主流技术①进入真空反应室的刻蚀气体在射频电场的作用下分解电离形成等离子体，等离子体由高能电子、反应正离子、自由基、反应原子或原子团组成。②反应室被设计成射频电场垂直于被刻蚀样片表面且射频电源电极（称为阴极）的面积小于接地电极（称为阳极）的面积时，在系统的电源电极上产生一个较大的自偏置电场。③等离子体中的反应正离子在自偏置电场中加速得到能量轰击样片表面，这种离子轰击不仅对样片表面有一定的溅射作用形成物理刻蚀，而且提高了表面层自由基和反应原子或原子团的化学活性，加速与样片的化学反应。④由于离子轰击的方向性，遭受离子轰击的底面比未遭受离子轰击的侧面的刻蚀要快得多，达到了很好的各向异性。4.高密度等离子体反应离子刻蚀传统的RIE系统不能满足小于0.25μm高深宽比图形的刻蚀要求，于是发展了高密度等离子体RIE系统。高密度等离子体刻蚀系统有电子回旋振荡RIE系统、电感耦合等离子体RIE系统、磁增强RIE系统等。高密度等离子体的离化率达到10%而传统最大0.1%反应器第三个电极：ICP（Inductively

Coupled

Plasma）电极优点：结构简单，成本低三极平行板RIE反应器高密度等离子体反应离子刻蚀的特点：

1.等离子体中反应基密度大增加了刻蚀速率

2.系统中引入磁场使反应离子具有高方向性，可获得高深宽比的槽；

3.系统的自偏压低，反应离子的能量低，因而减小对Si片表面的轰击损伤。6.4干法刻蚀的应用刻蚀材料的种类：介质、硅和金属三类

ULSI对刻蚀的挑战

1.大直径硅片（φ200mm以上）的刻蚀均匀性

2.深亚微米特征尺寸、高深宽比（达到6：1）的成功刻蚀

3.对下层材料的高选择比（50：1）

ULSI对刻蚀的要求

1.对不需要刻蚀的材料（主要是光刻胶和下层材料）的高选择比

2.可接受产能的刻蚀速率

3.好的侧壁剖面控制

4.好的片内均匀性

5.低的器件损伤

6.宽的工艺窗口介质的干法刻蚀1.氧化硅的刻蚀工艺目的：刻蚀氧化硅通常是为了制作接触孔和通孔工艺方法：刻蚀气体：（CF4＋H2＋Ar＋He）或（CHF3＋Ar＋He）刻蚀系统：平行板式或桶式反应离子刻蚀RIE系统，亚0.25微米以下采用ICP－RIE系统工作压力：≤0.1Torr，亚0.25微米≤10mTorr刻蚀机理：在RF作用下工艺气体分解电离：

CHF3＋Ar＋He＋3e→CF3+＋CF3

＋

HF

＋

F

＋Ar+＋He+

CF3是刻蚀SiO2的主要活性基，与SiO2发生化学反应：

4CF3＋3SiO2→3SiF4↑＋2CO2↑＋2CO↑物理和化学混合刻蚀，物理刻蚀：Ar＋、CF3＋，化学刻蚀：CF3H的作用：以HF的形式除去一些腐蚀Si的活性基（F原子）提高对下层Si的选择比He的作用：做为稀释剂改善刻蚀均匀性硅的干法刻蚀1.多晶硅的刻蚀工艺目的：在CMOS工艺中，形成MOS栅电极，是特征尺寸刻蚀。工艺方法：刻蚀气体：Cl2＋Ar刻蚀系统：平行板式RIE或ICP-RIE系统工作压力：小于0.1Torr，亚0.25微米≤10mTorr刻蚀机理：气体分解电离：Cl2＋Ar

＋2e→Cl+＋

Cl＋Ar+

Cl活性基与Si化学反应：4Cl＋Si→SiCl4↑物理和化学混合刻蚀不用SF6等F基气体是因为Cl基气体刻蚀多晶硅对下层的栅氧化层有较高的选择比刻蚀要求：对0.15微米技术IC的栅氧化硅的选择比大于

150：1，以防止栅氧化层穿通。

金属的干法刻蚀1.Al的刻蚀工艺目的：形成IC的金属互连工艺方法：刻蚀气体：Cl2＋BCl3＋CHF3刻蚀系统：同氧化硅的刻蚀工作压力：同氧化硅的刻蚀

刻蚀机理：物理和化学混合刻蚀

Cl2用于铝主刻蚀BCl3用于铝表面的Al2O3的刻蚀CHF3用于刻蚀铝上层的抗反射膜（TiN）和铝下层的Ti金属铝的刻蚀步骤多，工艺复杂本章习题：书中第16章：9、12、46本章作业:1.什么是刻蚀？（即回答刻蚀的概念），刻蚀的工艺目的是什么？2.列举5个刻蚀参数3.描述反应离子刻蚀（即回答反应离子刻蚀机理）第七章：沉积化学气相沉积薄膜特性（即集成电路对薄膜的要求）

1.好的台阶覆盖能力

2.填充高深宽比间隙的能力

3.好的厚度均匀性

4.高纯度和高密度

5.受控制的化学剂量

6.高度的结构完整性和低的应力

7.好的电学特性

8.对衬底材料或下层膜有好的粘附性7.1引言成膜术语金属层是电路中元器件的互连线。介质层是硅器件与金属层之间或金属层与金属层的电绝缘层。也称为层间介质ILD（InterLayer

Dielectric）薄膜沉积技术分类、溅射7.2化学气相沉积原理化学气相沉积CVD的概念

（ChemicalVaporDeposition）化学气相沉积是利用电阻加热、等离子体、光辐射等能源使某些气态物质发生化学反应，生成固态物质并沉积在衬底表面形成薄膜的过程。CVD生长简化过程影响CVD生长速率的因素

1.质量传输限制（常压CVD）

2.表面反应限制（低压CVD）

3.CVD气流动力学

4.CVD反应中的压力CVD过程中的掺杂（原位掺杂）

1.生长BPSG（做ILD－1）

SiH4

＋PH3＋B2H6＋O2→SiO2

＋P＋B＋H2P2O5和B2O3的含量分别控制≤4％、2～6％

2.生长掺磷的Poly－SiSiH4

＋PH3→Si＋P＋H2低压LPCVD系统7.3化学气相沉积工艺低压LPCVD工艺LPCVDSiO2：掺杂和不掺杂的主要用做ILD、浅槽介质填充和侧墙等。2.用TEOS热分解沉积SiO2：

Si（C2H5O4）

→SiO2＋H2O＋CO2

温度：650℃～750℃

压力：0.1～5.0Torr

沉积速率：10～15nm/分（远远小于APCVD）优点：台阶覆盖能力和间隙填充能力都好。

LPCVD的优点：膜致密，颗粒少。

LPCVD的缺点：沉积速率慢。LPCVDSi3N4LPCVDSi3N4的用途：

1.在局部氧化（LOCOS）中，做氧化阻挡层

2.做硬掩膜用于浅槽隔离

3.用做电容介质工艺：

SiH2Cl2＋4NH3→Si3N4＋6HCl

＋6H2

温度：700℃～800℃

压力：0.1～5.0Torr影响Si3N4薄膜质量的主要因素：

1.总反应压力

2.反应物浓度

3.沉积温度和温度梯度LPCVDPoly－Si（多晶硅）LPCVDPoly－Si的用途：

1.掺杂的Poly－Si在MOS器件中用做栅电极

2.掺杂的Poly－Si做多晶电阻及桥联

3.PIP电容的上下电极工艺：

SiH4→Si＋2H2

温度：575℃～650℃

压力：0.2～1.0Torr

沉积速率：10～20nm/分掺杂的Poly－Si做栅电极的原因

1.通过掺杂可得到特定的电阻

2.与SiO2有优良的界面特性

3.和后续高温工艺的兼容性

4.比金属电极（如Al）更高的可靠性

5.在陡峭的结构上沉积的均匀性

6.实现栅的自对准工艺原位掺杂Poly－Si：AsH3、PH3、B2H6非原位掺杂Poly－Si：

也可在沉积后进行扩散或离子注入掺杂等离子增强化学气相沉积的概念PECVD（PlasmaEnhancedCVD）

PECVD是通过在真空腔中给反应气体施加等离子体能量（即通常施加射频功率几百瓦，频率几百千赫），使反应气体激发产生化学活性很强的分子、原子，加速化学反应沉积成膜。■PECVDSiO2工艺：

1.用SiH4加O2

沉积SiO2：

SiH4＋O2→SiO2＋H2

温度：350℃

压力：0.1～1.0Torr

沉积速率：50～60nm/min

缺点：颗粒较多■

PECVDSiO2的特点：

1.PECVD的成膜温度比APCVD和LPCVD还要低（通常在300℃～400℃）

2.沉积速率高

3.冷壁反应，产生颗粒少

4.与APCVDSiO2比更均匀，针孔少■

PECVDSiO2的用途：

1.做顶层的钝化层

2.做ILD和槽填充■

PECVD氮化硅工艺

SiH4＋NH3→SixNY

HZ＋

H2

SiH4＋N2→SixNY

HZ＋

H2

温度：350℃

压力：0.1～1.0Torr

沉积速率：20～30nmPECVD氮化硅的特点：

1.冷壁反应，产生颗粒少

2.氮化硅膜的成分不成化学比

3.应力比较大■

PECVD氮化硅的用途：

主要做顶层的钝化层7.5外延外延的概念外延是在单晶衬底上生长与衬底晶格结构、晶向完全相同的单晶薄膜的过程。硅气相外延VPE

（VaporPhaseEpitaxy）：是利用硅的气态化合物（例如通常是SiCl4、SiH2Cl2

）和H2在真空腔中加热反应沉积在单晶衬底上。

外延VPE工艺VPE是一种化学气相沉积（CVD），其工艺如下：

SiCl4

＋H2→Si＋HCl

（用于常压外延）

SiH2Cl2＋H2→Si＋HCl

（用于低压外延）反应温度：1100～1200℃射频感应加热反应压力：60～150Torr

生长速率：300nm/分外延设备：国内外现流行桶式反应炉外延掺杂

在反应腔通入AsH3

、PH3、B2H6可实现砷、磷、硼等杂质在外延中的掺杂，形成不同掺杂浓度的N型硅外延层或P型硅外延层。外延的特点

根据要求控制导电类型、电阻率、厚度等且与衬底的掺杂种类、掺杂浓度无关，基于此能做出性能优良的IC器件：例如双极电路由于有了P衬底N外延使隔离变得容易；为改善电路性能，由于有外延，高浓度埋层的植入轻易实现。本章习题（书中第11章）：15、26、40本章作业:1.请回答化学气相沉积CVD的概念2.描述CVD生长的简化过程。写出影响CVD生长速率的因素3.沉积多晶硅采用什么CVD工具？写出掺杂的

Poly－Si做栅电极的6个原因第八章：蒸发与溅射电子束蒸发的概念：电子束蒸发是电子束加热方式的蒸发，是在高真空中，电子枪发出电子经系统加速聚焦形成电子束、再经磁场偏转入射到坩锅的成膜材料上加热，并使之变成气态原子沉积到硅片上的物理过程。工艺目的在IC晶片上形成金属互连结构8.2蒸发工艺原理电子束蒸发系统

电子束蒸发系统电子束蒸发过程1.在高真空腔中，电子枪发射的电子经加速获得足够的动能并聚焦形成电子束。

2.电子束经磁场偏转，向成膜材料轰击加热并使之蒸发

3.成膜材料蒸发出的原子或分子在高真空环境下的平均自由程增加，并以直线运动形式撞到硅片表面凝结形成薄膜。蒸发的优点：

1.金属膜沉积速率高，常用于功率器件的厚金属化电极（厚度达到5.0μm）蒸发的缺点：

1.台阶覆盖能力差

2.不能沉积金属合金因缺点1，大规模IC工艺中，蒸发被溅射所替代8.3溅射工艺原理溅射的概念：溅射是在高真空下，利用高能粒子撞击具有高纯度的靶材料表面，撞击出的原子最后沉积在硅片上的物理过程。在溅射工艺中，选惰性气体氩Ar离子为高能粒子，不与其它物质发生化学反应，是重离子获得的能量大。工艺目的：同蒸发溅射过程溅射有6个基本步骤：

1.在高真空腔等离子体中产生正氩离子，并向具有负电势的靶材料加速

2.在加速中离子获得动能，并轰击靶

3.离子通过物理过程从靶表面撞击出（溅射）原子

4.被撞击出（溅射）的原子迁移到硅表面

5.被溅射的原子在硅片表面凝聚并形成膜。薄膜具有与靶相同的材料组分

6.多于粒子由真空泵抽走溅射离子的能量范围0.5KEV～5.0KEV能量太小轰击不出来靶材料原子，能量太大产生氩离子注入现象。溅射率（溅射产额）每个入射离子轰击出的靶原子数影响溅射率的因素

1.轰击离子的入射角

2.靶材料的组分和它的几何因素

3.轰击离子的质量

4.轰击离子的能量溅射的优点：

1.台阶覆盖能力好

2.能沉积金属合金（成膜组分与靶材组分相同）溅射的缺点：

1.溅射速率低磁控溅射的概念磁控溅射是一种高密度等离子体溅射，是利用靶表面附近的正交电磁场使电子平行靶表面做回旋运动，从而大大增加了与氩原子的碰撞几率，显著地提高了等离子体区的Ar离子密度，使溅射速率成倍增加。在溅射技术中，磁控溅射占主流。磁控溅射的优点：

1.比普通溅射的溅射速率提高了5～40倍

2.使用射频电源，能溅射介质

3.溅射时基片温升低（基本上不受电子轰击，二次电子损伤小）磁控溅射系统

磁控溅射系统8.4蒸发和溅射的比较特点优点缺点电子束蒸发1.成膜速率高（能蒸发5微米厚的铝膜）1.台阶覆盖差2.不能沉积合金材料磁控溅射1.能沉积复杂的合金材料2.能沉积难熔金属和非金属3.台阶覆盖好4.很好的均匀性控制5.能多腔集成去除表面沾污（原位反溅刻蚀）1.成膜速率适中2.设备复杂昂贵8.5先进的金属化技术芯片金属化技术术语

1.

金属化是在芯片制造过程中，在绝缘介质膜上沉积金属膜以及随后刻印图形以便形成互连金属线和孔填充塞的过程。

2.

互连指导电材料如铝、多晶硅或铜制成的连线用以传输电信号

3.

接触是指硅芯片内的器件与第一金属层之间在硅表面的连接

4.

通孔是穿过各层介质层从某一金属层到相邻的另一金属层形成电通路的开口

5.

填充薄膜是指金属薄膜填充通孔以便在两层金属层之间形成电连接。集成电路金属化技术常用的金属种类铝铝铜合金铜阻挡层金属硅化物金属填充塞欧姆接触金属与硅接触时，该系统的I－V特性曲线符合欧姆定律，这样的接触被称为欧姆接触。阻挡层金属阻挡层金属的作用

1.提高欧姆接触的可靠性；

2.消除浅结材料扩散或结穿刺；

3.阻挡金属杂质的扩散（如铜扩散）阻挡层金属的基本特性

1.有很好的阻挡扩散特性

2.低电阻率具有很低的欧姆接触电阻

3.与半导体和金属的粘附性好，接触良好

4.抗电迁徙

5.膜很薄且高温下稳定性好

6.抗腐蚀和氧化常用的阻挡层金属

1.Ti＋TiN2.Ta＋TaN（主要用于铜布线）硅化物硅化物是在高温下难熔金属（通常是钛Ti、钴

Co）与硅反应形成的金属化合物（如TiSi2、

CoSi2

）硅化物的作用

1.降低接触电阻，

2.作为金属与有源层的粘合剂。硅化物的基本特性

1.电阻率低（Ti：60μΩ－cm

，TiSi2

：13～

17μΩ－cm

）

2.高温稳定性好，抗电迁徙性能好

3.与硅栅工艺的兼容性好常用的硅化物

1.硅化钛TiSi22.硅化钴CoSi2

（0.25um及以下）自对准金属硅化物的形成本章习题（书中第12章）：1、6、11、13本章作业：1.简要描述溅射（即回答溅射的概念）2.列出并解释溅射过程的6个步骤，并写出溅射的优点3.列出并描述金属用于IC制造的7种要求第十章：工艺集成

7大工艺步骤：

1.双阱工艺

2.LOCOS隔离工艺

3.多晶硅栅结构工艺

4.源/漏（S/D）注入工艺

5.金属互连的形成

6.制作压点及合金

7.参数测试§10.2早期基本的3.0μmCMOS集成电路工艺技术

§10.2早期基本的3.0μmCMOS集成电路工艺技术

■工艺流程：1.双阱工艺备片→初氧氧化→光刻N阱区→N阱磷注入→刻蚀初氧层→光刻P阱区→P阱硼注入→阱推进2.LOCOS隔离工艺垫氧氧化→氮化硅沉积→光刻有源区→光刻NMOS管场区→NMOS管场区硼注入→场区选择氧化3.多晶硅栅结构工艺去除氮化硅→栅氧化→多晶硅沉积→多晶掺磷→光刻多晶硅工艺流程（续）：4.源/漏（S/D）注入工艺光刻NMOS管源漏区→NMOS管源漏区磷注入→光刻PMOS管源漏区→PMOS管源漏硼注入5.金属互连的形成BPSG沉积→回流/增密→光刻接触孔→溅射Si-Al-Cu→光刻金属互连6.制作压点及合金钝化→光刻压焊窗口→合金7.参数测试备片→初氧氧化→光刻N阱区→N阱磷注入→刻蚀初氧层→光刻P阱区→P阱硼注入→阱推进N阱光刻版图及N阱剖面图:1.双阱工艺P阱光刻版图及P阱剖面图:1.双阱工艺阱的作用：①使PMOS和NMOS管的阈值电压满足要求；②减小寄生的闭锁效应；③PMOS管做在N阱里，NMOS管做在P阱里，用N阱-衬底PN结的反偏实现PMOS管和NMOS管之间的电气隔离。

1.双阱工艺垫氧氧化→氮化硅沉积→光刻有源区→光刻NMOS管场区→NMOS管场区硼注入→场区选择氧化有源区光刻版图及器件剖面图:2.LOCOS隔离工艺NMOS管场区光刻版图及剖面图:2.LOCOS隔离工艺LOCOS隔离原理：通过NMOS场区的硼注入及场区选择氧化，增加场区的表面掺杂浓度及场区氧化层厚度，从而提高寄生NMOS管的阈值电压，使该阈值电压大于Vcc，实现了NMOS管之间的隔离。寄生NMOS剖面图去除氮化硅→栅氧化→多晶硅沉积→多晶掺磷→光刻多晶硅多晶硅光刻版图及剖面图:3.多晶硅栅结构工艺光刻NMOS管源漏区→NMOS管源漏区磷注入→光刻PMOS管源漏区→PMOS管源漏硼注入NMOS管源漏注入区光刻版图及剖面图:4.源/漏（S/D）注入工艺PMOS管源漏注入区光刻版图及器件剖面图4.源/漏（S/D）注入工艺BPSG沉积→回流/增密→光刻接触孔→溅射Si-Al-Cu→光刻金属互连接触孔光刻版图及器件剖面图:5.金属互连的形成金属电极光刻版图及剖面图5.金属互连的形成钝化→光刻压焊窗口→合金6.制作压点及合金CMOS器件结构剖面图及电路图

CMOS反相器电路图

CMOS器件结构剖面图7.参数测试一种1.0μmN阱CMOS电路实际版图§10.3现代先进的0.18μmCMOS集成电路工艺技术

14大工艺步骤：

1.双阱工艺

2.浅槽隔离工艺

3.多晶硅栅结构工艺

4.轻掺杂漏（LDD）工艺

5.侧墙形成工艺

6.源/漏（S/D）注入工艺

7.接触形成工艺

8.局部互连工艺

9.通孔1和金属塞1的形成

10.金属1互连的形成

11.通孔2和金属塞2的形成

12.金属2互连的形成

13.制作金属3直到制作压点及合金

14.参数测试

1.双阱工艺N阱的形成步骤1.外延生长：φ8英寸、P－外延/P＋衬底、外延层厚度约5.0μm、片厚1.5mm左右2.薄氧氧化：厚度150Å作用①表面保护以免沾污②减小注入损伤③有助于减轻注入沟道效应

3.

第一次光刻：光刻N阱注入区，不去胶，光刻胶阻挡注入。4.N阱磷注入（连续三次）：①倒掺杂注入以减小CMOS器件的闭锁效应，能量高200KEV、结深1.0μm左右②中等能量注入以保证源漏击穿电压③小剂量注入以调整阈值电压。5.退火作用①杂质再分布②修复注入损伤③注入杂质电激活P阱的形成步骤1.

第二次光刻（用N阱的反版）：光刻P阱注入区2.P阱硼注入（连续三次）：①倒掺杂注入以减小CMOS器件的闭锁效应，能量高200KEV、结深1.0μm左右②中等能量注入以保证源漏击穿电压③小剂量注入以调整阈值电压3.退火：作用同“N阱的形成”倒掺杂阱技术：连续三次离子注入①第一次高能量（＞200KEV）、深结（~1.0μm）倒掺杂注入，以减小CMOS器件的闭锁效应②第二次中能量注入，以保证源漏击穿电压③第三次小剂量注入，以调整阈值电压2.浅槽隔离工艺浅槽隔离STI（ShallowTrenchIsolation）：浅槽隔离是在衬底上通过刻蚀槽、氧化物填充及氧化物平坦化等步骤，制作晶体管有源区之间的隔离区的一种工艺。它取代了LOCOS隔离工艺。优点：提高电路的集成度，改善电路的抗闩锁性能。

LOCOS隔离的缺点：①鸟嘴浪费有源区面积影响集成度②横向尺寸不能精确控制

2.浅槽隔离工艺工艺目的：把硅片上的各个晶体管进行电隔离STI槽刻蚀步骤1.薄氧生长：厚度150Å作用：在去掉上面氮化硅时保护有源区以防被腐蚀。2.氮化硅沉积：LPCVD沉积，作用：做CMP的阻挡层，保护有源区免受CMP的过度抛光3.

第三次光刻：光刻浅槽隔离区4.STI槽刻蚀：RIE刻蚀，槽深1.0μm左右STI氧化物填充步骤1.沟槽衬垫氧化硅生长：厚度150Å作用：改善硅与沟槽填充氧化物之间的界面特性。2.沟槽CVD氧化物填充：LPCVD方法STI氧化层抛光－氮化物去除步骤1.沟槽氧化物抛光CMP2.氮化硅去除：热磷酸煮3.多晶硅栅结构工艺是关键工艺！因为①它包括最薄、质量最好的栅氧化层的热生长②多晶硅栅的线宽是整个硅片上的特征尺寸1.栅氧化层的生长：厚度20～50Å

，形成MOS管的栅电极介质2.多晶硅沉积：LPCVD法，厚度5000Å多晶硅掺杂：也可以原位掺杂，作用：形成导电的栅电极3.

第四次光刻：光刻多晶硅栅，DUV深紫外步进式光刻机曝光，多晶硅上涂抗反射层（ARC），随后进行特征尺寸、套刻精度、缺陷等质量检查。4.多晶硅栅刻蚀：用最好的RIE刻蚀机，保证垂直的侧壁注意：从栅氧生长到多晶硅