嵌入式系统原理及应用教程第6章

主讲内容第1章嵌入式系统概述第2章ARM微处理器概述与编程模型第3章ARM9指令系统第4章嵌入式程序设计基础第5章嵌入式内部可编程模块第6章嵌入式接口技术应用第7章软件开发环境6.1LCD显示器接口S3C2440A内置的LCD控制器能将显示在LCD上的数据从系统内部的数据缓冲区通过逻辑单元传送到外部的LCD驱动器中。它可以支持不同分辨率的显示，如：640×480、320×240等，最大可支持24位数据的16.7M彩色TFT模块。用户可以通过编程设定LCD控制器中的相关寄存器，来选择所需的水平、垂直像素数、数据接口的数据线宽度，界面时序以及刷新率等参数。6.1.1LCD的控制器

要使一块LCD正常的显示文字或图像，不仅需要LCD驱动器，而且还需要相应的LCD控制器。在通常情况下，生产厂商把LCD驱动器会以COF/COG的形式与LCD玻璃基板制作在一起，而LCD控制器则是由外部的电路来实现，现在很多的MCU内部都集成了LCD控制器。通过LCD控制器就可以产生LCD驱动器所需要的控制信号来控制STN或TFT类的LCD屏。其控制器框图如图6-1所示。本节仅以STN-LCD控制器为例来介绍。6.1.1LCD的控制器REGBANKLCDCDMATIMEGENLPC3600LCC3600VIDPRCSVIDEOMUXVCLK/LCD_HCLKVLINE/HSYNC/CPVVFRAME/VSYNC/STVVM/VDEN/TPLCD_LPCOE/LCD_LCCINVLCD_LPCREV/LCD_LCCREVLCD_LPCREVB/LCD_LCCREVBVD[23:0]系统总线图6-1S3C2440A内置LCD控制器框图6.1.1LCD的控制器STN-LCD控制器操作1.LCDDMA模块中包含了一个FIFO存储器组。当FIFO寄存器为空或部分为空时，LCDDMA请求从帧存储器以阵发存储器传输模式（每一个阵发请求获取4字的连续内存单元，并且在总线传输过程中不允许总线控制权让给其他总线控制器）获取数据。如果微处理器核响应传输请求，接下来将有连续的4个字数据从系统内存传输到该FIFO寄存器组中。FIFO寄存器组总的大小是28个字，分别由FIFO低12字和FIFO高16字组成。S3C2440A芯片内有两个FIFO寄存器组，用来支持双重扫描显示模式。如使用单重扫描模式，则仅有一个FIFO寄存器组可使用。6.1.1LCD的控制器2.VFRAME脉冲信号在每帧图像的第一行数据周期间变为有效，它使行指针回到显示器的顶行重新开始新的一帧。VM信号使LCD驱动器的行和列电压极性交替变换，用作对像素的开与关。VM信号的触发速率决定于LCDCON1寄存器中MMODE位和LCDCON4寄存器MVAL区的设置。若MMODE位为0，则VM信号每帧触发一次。若MMODE位为1，则VM信号在指定数量的VLINE信号后的触发，3.VLINE数量由MVAL[7:0]的值决定。其VM信号的速率与MVAL[7：0]的值有关，公式为：4.VM速率=VLINE速率/（2*MVAL）5. VFRAME和VLINE脉冲的产生取决于LCDCON2/3寄存器中HOZVAL和LINEVAL的配置，它们都与LCD屏的大小和显示模式有关。换句话说，HOZVAL和LINEVAL可由LCD屏与显示模式决定，公式如下：6.HOZVAL=（水平显示尺寸/有效VD数据队列数）-16.1.1LCD的控制器在彩色显示模式下，水平显示尺寸=3*水平像素数。在4位单扫描模式下，有效VD数据队列数应为4。若用4位双扫描显示，有效的VD数据队列数也应为4，但在8位单扫描模式下，有效的VD数据队列数应为8。LINEVAL=（垂直显示尺寸）-1 单扫描情况LINEVAL=（垂直显示尺寸/2）-1 双扫描情况VCLK信号的速率取决于LCDCON1寄存器中CLKVAL的配置。见表6-1定义了VCLK与CLKVAL的关系。CLKVAL的最小值为2。VCLK(Hz)=HCLK/(CLKVALx2)6.1.1LCD的控制器CLKVAL60MHz/XVCLK260MHz/415.0MHz360MHz/610.0MHz:::102360MHz/204629.3kHz表6-1VCLK与CLKVAL间的关系(STN,HCLK=60MHz)6.1.1LCD的控制器帧速率就是VFRAM信号的频率。帧速率和寄存器LCDCON1/2/3/4中WLH[1:0]（VLINE脉冲宽度）、WDLY[1：0]（VCLK延迟于VLINE脉冲的宽度）、HOZVAL、LINEBLANK和LINEVAL及VCLK和HCLK密切相关。大多数LCD驱动器有它们适合帧频。帧频可由下列公式计算得出：帧速率=1/[{(1/VCLK)×(HOZVAL+1)+(1/HCLK)×(A+B+(LINEBLANK×8))}×(LINEVAL+1)]式中：A=2(4+WLH)，B=2(4+WDLY)。6.1.1LCD的控制器视频操作S3C2440A芯片的LCD控制器可支持8位彩色模式（256色模式），12位彩色模式（4096色模式），4级灰度模式，16级灰度模式以及单色模式。对于灰度或彩色模式，需要基于时间抖动和帧速率控制的方法来实现灰度或彩色的分级。可以通过一个可编程的查找表选择，这个以后会作解释。6.1.1LCD的控制器视频操作单色模式则不需要这些模块（FRC和查找表），基本上通过转换视频数据使FIFOH（如果是双扫描显示类型则还有FIFOL）的数据串行化为4位（若为4位双扫描或8位单扫描显示类型时为8位）数据流到LCD驱动器。6.1.1LCD的控制器

接下来的部分将介绍根据查找表和FRC在灰度和彩色模式下的操作。（1）调色板查找表S3C2440A芯片能支持多样选择的颜色或灰度映射的颜色查找表，确保用户使用弹性化。颜色查找表是可以选择彩色或灰度级别（在4级灰度模式下可选择16级灰度中的4级，在256色模式下可选择16级红色中的8种，16级绿色中的8种和16级蓝色中的4种）的调色板。6.1.1LCD的控制器（2）灰度模式操作S3C2440A芯片的LCD控制器支持2种灰度模式：每像素2位灰色（4级灰度）和每像素4位灰色（16级灰度）。2位/像素灰色模式下使用一个查找表（BLUELUT），允许在16级可能的灰度中选择4种。2位/像素灰色查找表用的是蓝色查找表（BLUELUT）寄存器中BLUEVAL[15:0]，就像在彩色模式下的使用蓝色查找表一样。0级灰度由BLUEVAL[3:0]指定。若BLUEVAL[3:0]值为9，则0级灰度就代表16级灰度中的第9级灰度。若BLUEVAL[3:0]值为15，则0级灰度就代表16级灰度中的第15级灰度，如此类推。6.1.1LCD的控制器（3）彩色模式操作S3C2440A芯片的LCD控制器可支持8位/像素的256色显示模式。利用抖动算法和帧频控制，彩色显示模式下可产生256种颜色。每像素的8位可编码成为3位代表红色、3位代表绿色和位代表蓝色。彩色显示模式使用单独的红色、绿色和蓝色查找表。它们分别用寄存器REDLUT中REDVAL[31：0]、寄存器GREENLUT中REENVAL[31：0]和寄存器BLUELUT中BLUEVAL[15：0]作为可编程的查找表项。6.1.1LCD的控制器（4）显示类型LCD控制器支持3种类型的LCD驱动器：4位双扫描4位单扫描8位单扫描显示模式。6.1.2S3C2440A芯片的LCD专用寄存器S3C2440A芯片内部的LCD控制器包括有许多可编程的寄存器，用户可以通过编程设置这些寄存器来控制LCD的显示。下面介绍这些寄存器的格式。1.LCD控制寄存器1LCD控制寄存器1（LCDCON1）是可读/写状态，地址为0x4D000000，复位后的值为0x00000000。LCDCON1寄存器的具体格式如表6-2所示。6.1.2S3C2440A芯片的LCD专用寄存器引脚名称位描述初始值LINECNT（只读）[27:18]行计数器状态位，值由LINEVAL递减至0。0000000000CLKVAL[17:8]确定VCLK的速率。STN:VCLK=HCLK/(CLKVAL×2)CLKVAL≧2；TFT:VCLK=HCLK/[(CLKVAL+1)×2]

CLKVAL≧0。0000000000MMODE[7]决定VM信号的触发速率。0=每帧触发；1=触发速率由MVAL决定。0PNRMODE[6:5]显示模式选择位。00=4位双扫描显示模式(STN)；01=4位单扫描显示模式(STN)；10=8位单扫描显示模式(STN)；11=TFT型LCD显示。00BPPMODE[4:1]单个像素的位数选择。0000=STN型1位/像素,单色模式；0001=STN型2位/像素,4级灰度模式；0010=STN型4位/像素16级灰度模式；0011=STN型8位/像素,彩色模式；0100=STN型12位/像素,彩色模式；1000=TFT型1位/像素；1001=TFT型2位/像素；1010=TFT型4位/像素；1011=TFT型8位/像素；1100=TFT型16位/像素；1101=TFT型24位/像素。0000ENVID[0]LCD视频输出和逻辑信号使能位。0=视频输出和控制信号无效；1=视频输出和控制信号有效。0表6-2LCDCON1寄存器的格式6.1.2S3C2440A芯片的LCD专用寄存器2.LCD控制寄存器2LCD控制寄存器2（LCDCON2）是可读/写状态，地址为0x4D000004，复位后的值为0x00000000。LCDCON2寄存器的具体格式如表6-3所示。6.1.2S3C2440A芯片的LCD专用寄存器引脚名称位描述初始值VBPD[31:24]TFT:垂直后沿（VBPD）指在一帧开始时，垂直同步时期之后非活动行的数目；STN:使用STN型LCD时此位应为0。0x00LINEVAL[23:14]TFT/STN:确定

LCD屏的垂直尺寸。0000000000VFPD[13:6]TFT:垂直后沿指在一帧结束时，垂直同步时期后非活动行的数目；STN:使用STN型LCD时此位应为0。00000000VSPW[5:0]显示模式选择位。00=4位双扫描显示模式(STN)；01=4位单扫描显示模式(STN)；10=8位单扫描显示模式(STN)；11=TFT型LCD显示。00000表6-3LCDCON2寄存器的格式6.1.2S3C2440A芯片的LCD专用寄存器3.LCD控制寄存器3LCD控制寄存器3（LCDCON3）是可读/写状态，地址为0x4D000008，复位后的值为0x00000000。LCDCON3寄存器的具体格式如表6-4所示。6.1.2S3C2440A芯片的LCD专用寄存器引脚名称位描述初始值HBPD(TFT)[25:19]TFT:在HSYNC信号下降沿和有效数据开始之间的VCLK脉冲数。0x00WDLY(STN)STN:WDLY[1:0]位确定VLINE与VCLK之间的延时。00=16HCLK；01=32HCLK；10=48HCLK；11=64HCLK。WDLY[7:2]为保留位。0000000HOZVAL[18:8]确决LCD显示屏水平尺寸。HOZVAL必须被指定以满足一行有4n个字节的条件。0000000000HFPD(TFT)[7:0]TFT:在HSYNC信号上升沿和有效数据结束之间的VCLK脉冲数。00000000LINEBLANK(STN)STN:确定行扫描的占空时间.这些位可微调VLINE的速率。LINEBLANK的最小数为HCLK*8。如：LINEBLANK=10，占空时间在80个HCLK期间插入VCLK。00000表6-4LCDCON3寄存器的格式6.1.2S3C2440A芯片的LCD专用寄存器4.LCD控制寄存器4LCD控制寄存器4（LCDCON4）是可读/写状态，地址为0x4D00000C，复位后的值为0x00000000。LCDCON4寄存器的具体格式如表6-5所示。6.1.2S3C2440A芯片的LCD专用寄存器引脚名称位描述初始值MVAL[15:8]STN:当MMODE=1时，MVAL位定确定VM信号的速率。0x00HSPW(TFT)[7:0]TFT:通过对VCLK的计数水平同步脉冲宽度决定着HSYNC脉高电平脉冲的宽度。0x00WLH(STN)STN:WLH[1:0]位确定VLINE脉冲的宽度。00=16HCLK；01=32HCLK；10=48HCLK；11=64HCLK。WLH[7:2]作为保留位。表6-5LCDCON4寄存器的格式6.1.2S3C2440A芯片的LCD专用寄存器5.LCD控制寄存器5LCD控制寄存器5（LCDCON5）是可读/写状态，地址为0x4D000010，复位后的值为0x00000000。LCDCON5寄存器的具体格式如表6-6所示。6.1.2S3C2440A芯片的LCD专用寄存器引脚名称位描述初始值Reserved[15:8]保留位。0VSTATUS[16:15]TFT:垂直扫描状态(只读).00=VSYNC；01=BACKPorch；10=ACTIVE；11=FRONTPorch。00HSTATUS[14:13]TFT:水平扫描状态(只读)。00=HSYNC；01=BACKPorch；10=ACTIVE；11=FRONTPorch。00BPP24BL[12]TFT:确定24bpp显示时显存中数据的格式。0=LSB有效；1=MSB有效。0FRM565[11]TFT:确定16bpp显示时输出数据的格式。0=5:5:5:1格式；1=5:6:5格式。0INVVCLK[10]STN/TFT:确定VCLK信号的有效边沿。0=CLK信号的下降沿时取数据；1=VCLK信号的上升沿时取数据。0INVVLINE[9]STN/TFT:确定VLINE/HSYNC的脉冲极性。0=正常；1=反转。0表6-6LCDCON5寄存器的格式6.1.2S3C2440A芯片的LCD专用寄存器引脚名称位描述初始值INVVFRAME[8]STN/TFT:确定VFRAME/VSYNC的脉冲极性。0=正常；1=反转。0INVVD[7]STN/TFT:确定VD(视频数据)的脉冲极性。0=正常；1=反转。0INVVDEN[6]TFT:确定VDEN信号的脉冲极性。0=正常；1=反转。0INVPWREN[5]STN/TFT:确定PWREN信号的脉冲极性。0=正常；1=反转。0INVLEND[4]TFT:确定LEND信号的脉冲极性。0=正常；1=反转。0PWREN[3]STN/TFT:LCD_PWREN输出信号使能位。0=不使能；1=使能。0ENLEND[2]TFT:LEND输出信号使能位。0=不使能；1=使能。0BSWP[1]STN/TFT:字节交换使能位。0=不使能；1=使能。0HWSWP[0]STN/TFT:半字交换使能位。0=不使能；1=使能。06.1.2S3C2440A芯片的LCD专用寄存器6.帧缓冲起始地址寄存器1

帧缓冲起始地址寄存器1（LCDSADDR1）是可读/写状态，地址为0x4D000014，复位后的值为0x00000000。LCDSADDR1寄存器的具体格式如表6-7所示。引脚名称位描述初始值LCDBANK[29:21]指示系统内存中视频缓冲区的位置A[30:22]。0x00LCDBASEU[20:0]对于双扫描LCD：指示帧缓冲区或在双扫描LCD时的上帧缓冲区的开始地址A[21:1]；对于单扫描LCD：指示帧缓冲区的开始地址A[21:1]。0x000000表6-7LCDSADDR1寄存器的格式6.1.2S3C2440A芯片的LCD专用寄存器7.帧缓冲起始地址寄存器2

帧缓冲起始地址寄存器2（LCDSADDR2）是可读/写状态，地址为0x4D000018，复位后的值为0x00000000。LCDSADDR2寄存器的具体格式如表6-8所示。6.1.2S3C2440A芯片的LCD专用寄存器引脚名称位描述初始值LCDBASEL[20:0]对于双扫描LCD：指示在使用双扫描LCD时的下帧存储区的开始地址A[21:1]；对于单扫描LCD：指示帧存储区的结束地址为A[21:1]。0x0000表6-8LCDSADDR2寄存器的格式6.1.2S3C2440A芯片的LCD专用寄存器8.帧缓冲起始地址寄存器3

帧缓冲起始地址寄存器3（LCDSADDR3）是可读/写状态，地址为0x4D00001C，复位后的值为0x00000000。LCDSADDR3寄存器的具体格式如表6-9所示。表6-9LCDSADDR3寄存器的格式引脚名称位描述初始值OFFSIZE[21:11]实际屏幕的偏移量大小。00000000000PAGEWIDTH[10:0]实际屏幕的页宽度。0000000006.1.2S3C2440A芯片的LCD专用寄存器例6-1：LCD屏=320*240，16级灰度,单扫描帧起始地址=0x0c500000偏移点数=2048点(512个半字)LINEVAL=240-1=0xefPAGEWIDTH=320*4/16=0x50OFFSIZE=512=0x200LCDBANK=0x0c500000>>22=0x31LCDBASEU=0x100000>>1=0x80000LCDBASEL=0x80000+(0x50+0x200)*(0xef+1)=0xa2b006.1.2S3C2440A芯片的LCD专用寄存器例6-2：LCD屏=320*240，16级灰度，双扫描帧起始地址=0x0c500000偏移点数=2048点(512个半字)LINEVAL=120-1=0x77PAGEWIDTH=320*4/16=0x50OFFSIZE=512=0x200LCDBANK=0x0c500000>>22=0x31LCDBASEU=0x100000>>1=0x80000LCDBASEL=0x80000+(0x50+0x200)*(0x77+1)=0x915806.1.2S3C2440A芯片的LCD专用寄存器9.红色查找表寄存器红色查找表寄存器（REDLUT）是可读/写状态，地址为0x4D000020，复位后的值为0x00000000。REDLUT寄存器的具体格式如表6-10所示。表6-10REDLUT寄存器的格式引脚名称位描述初始值REDVAL[31:0]定义了选择16种色度当中的哪8种红色组合。000=REDVAL[3:0]；001=REDVAL[7:4]；010=REDVAL[11:8]；011=REDVAL[15:12]；100=REDVAL[19:16]；101=REDVAL[23:20]；110=REDVAL[27:24]；111=REDVAL[31:28]。0x000000006.1.2S3C2440A芯片的LCD专用寄存器10.绿色查找表寄存器绿色查找表寄存器（GREENLUT）是可读/写状态，地址为0x4D000024，复位后的值为0x00000000。GREENLUT寄存器的具体格式如表6-11所示。引脚名称位描述初始值GREENVAL[31:0]定义了选择16种色度当中的哪8种绿色组合。000=GREENVAL[3:0]；001=GREENVAL[7:4]；010=GREENVAL[11:8]；011=GREENVAL[15:12]；100=GREENVAL[19:16]；101=GREENVAL[23:20]；110=GREENVAL[27:24]；111=GREENVAL[31:28]。0x00000000表6-11GREENLUT寄存器的格式6.1.2S3C2440A芯片的LCD专用寄存器11.蓝色查找表寄存器蓝色查找表寄存器（BLUELUT）是可读/写状态，地址为0x4D000028，复位后的值为0x0000。BLUELUT寄存器的具体格式如表6-12所示。表6-12BLUELUT寄存器的格式引脚名称位描述初始值BLUEVAL[15:0]定义了选择16种色度当中的哪8种蓝色组合。00=BLUEVAL[3:0]；01=BLUEVAL[7:4]；10=BLUEVAL[11:8]；11=BLUEVAL[15:12]。0x00006.1.2S3C2440A芯片的LCD专用寄存器12.抖动模式寄存器抖动模式寄存器（DITHMODE）是可读/写状态，地址为0x4D00004C，初始值为0x00000，但用户可以编程设置为0x12210。DITHMODE寄存器的具体格式如表6-13所示。表6-13DITHMODE寄存器的格式引脚名称位描述初始值DITHMODE[18:0]选择下面2个值之一：0x00000或0x12210。0x000006.1.2S3C2440A芯片的LCD专用寄存器13.临时调色板寄存器临时调色板寄存器（TPAL）是可读/写状态，地址为0x4D000050，复位后的值为0x00000000。TPAL寄存器的具体格式如表6-14所示。表6-14TPAL寄存器的格式引脚名称位描述初始值TPALEN[24]临时调色板寄存器使能位。0=不使能；1=使能。0TPALVAL[23:0]临时调色板值。TPALVAL[23:16]=红色；TPALVAL[15:8]=绿色；TPALVAL[7:0]=蓝色。0x0000006.1.2S3C2440A芯片的LCD专用寄存器14.LCD中断未决寄存器

LCD中断未决寄存器（LCDINTPND）是可读/写状态，地址为0x4D000054，复位后的值为0x0。LCDINTPND寄存器的具体格式如表6-15所示。表6-15LCDINTPND寄存器的格式引脚名称位描述初始值INT_FrSyn[1]LCD帧同步中断未决位。0=未产生中断请求；1=帧提出中断请求。0INT_FiCnt[0]LCD的FIFO中断未决位。0=未产生中断请求；1=当LCDFIFO已达到翻转值时提出中断请求。06.1.2S3C2440A芯片的LCD专用寄存器15.LCD中断源未决寄存器

LCD中断源未决寄存器（LCDSRCPND）是可读/写状态，地址为0x4D000058，复位后的值为0x0。LCDSRCPND寄存器的具体格式如表6-16所示。表6-16LCDSRCPND寄存器的格式引脚名称位描述初始值INT_FrSyn[1]LCD帧同步中断未决位。0=未产生中断请求；1=帧提出中断请求。0INT_FiCnt[0]LCD的FIFO中断未决位。0=未产生中断请求；1=当LCDFIFO已达到翻转值时提出中断请求。06.1.2S3C2440A芯片的LCD专用寄存器16.LCD中断屏蔽寄存器

LCD中断屏蔽寄存器（LCDINTMSK）是可读/写状态，地址为0x4D00005C，复位后的值为0x3。LCDINTMSK寄存器的具体格式如表6-17所示。引脚名称位描述初始值FIWSEL[2]确定LCDFIFO的翻转值。0=4字；1=8字。0INT_FrSyn[1]LCD帧同步中断屏蔽位。0=中断请求有效；1=中断请求被屏蔽。1INT_FiCnt[0]LCD的FIFO中断屏蔽。0=中断请求有效；1=中断请求被屏蔽。1表6-17LCDINTMSK寄存器的格式6.1.3S3C2440A芯片LCD寄存器的设置

下面对STN-LCD控制器的寄存器设置进行介绍。LCD控制器可支持多种尺寸的LCD屏VCLK的频率由CLKVAL的值决定。CLKVAL的取值应这样决定：必须使VCLK的值大于数据传输速率。LCD控制器中VD端口的数据传输速率决定着CLKVAL寄存器的值。数据传输速率由以下方程计算：数据传输速率=HS×VS×FR×MV式中，HS表示LCD屏的水平尺寸；VS表示LCD屏的垂直尺寸；FR表示帧频；MV表示模式依赖值，具体如表6-18所示。6.1.3S3C2440A芯片LCD寄存器的设置模式MV值单色，4位单扫描显示模式1/4单色，8位单扫描显示模式或4位双扫描显示模式1/84级灰度，4位单扫描显示模式1/44级灰度，8位单扫描显示模式或4位双扫描显示模式1/816级灰度，4位单扫描显示模式1/416级灰度8位单扫描显示模式或4位双扫描显示模式1/8彩色，4位单扫描显示模式3/4彩色，8位单扫描显示模式或4位双扫描显示模式3/8表6-18各种显示模式的MV值6.1.3S3C2440A芯片LCD寄存器的设置LCDBASEU寄存器的值为帧缓冲区的首地址值。为了用于阵发4字存取模式，必须除去地址低4位。LCDBASEL寄存器的值依赖于LCD尺寸和LCDBASEU的值。该值由以下方程计算：LCDBASEL=LCDBASEU+LCDBASEL的偏移量6.1.3S3C2440A芯片LCD寄存器的设置例6-3：160x160，4级灰度，80帧/秒，4位单扫描显示HCLK频率为60MHz，WLH=1，WDLY=1。则：数据传输速率=160×160×80×1/4=512kHz；CLKVAL=58；VCLK=517kHz；HOZVAL=39；LINEVAL=159；LINEBLANK=10；LCDBASEL=LCDBASEU+3200。对于灰度级别选择，利用帧速率控制部件（FRC）可产生16级灰度。由于FRC自身的特点是可导致意想不到的灰度类型。这些不希望有的错误类型在快速响应的LCD上或在比较低的帧速率时可能会显示出来。因为LCD灰度显示的质量依赖于LCD本身的特点，用户可先观察LCD所有的灰度级别，然后才选择合适的灰度级别。6.1.3S3C2440A芯片LCD寄存器的设置可通过以下步骤来选择灰度质量。①确定抖动模式寄存器的最佳值。②在LCD上显示16级灰度条。③选择一个帧速率的最佳值。④改变VM交替周期以获得最佳质量。⑤观察完16级灰度条后，可选用LCD正常显示的灰度，只使用质量好的灰度。例6-4对于640×480、8bpp、60帧每秒、数据总线宽度为16位、SDRAM的访问时间为0.25μs、HCLK为60MHz的LCD，计算如下：LCD数据速率=8×640×480´60/8=18.432MB/s;LCDDMA阵发计数值=18.432/16=1.152M/s；Pdma=(Trp+Trcd+CL+(2×4)+1×(1/60MHz)=0.250ms；LCD系统负载=1.152×250=0.288；系统总线占有率=(0.288/1)×100=28.8%。6.2I2C总线S3C2440A可以支持多主设备I2C总线串行接口。专用串行数据线（SDA）和串行时钟线（SCL）承载总线主设备和连接I2C总线的外围设备之间的信息。SDA和SCL线都是双向的。在多主设备I2C总线模式下，多个S3C2440A微处理器可以从从属设备接收或发送串行数据。主设备S3C2440A可以初始化和终止一个基于I2C总线的数据传输。在S3C2440A中的I2C总线使用标准总线仲裁步骤。当I2C总线空闲时，SDA和SCL线应该都是高电平。SDA从高到低的变化能够初始化一个开始条件。当SCL保持稳定在高电平下，SDA从低到高的变化可以初始化一个停止条件。开始和停止条件都是由主设备生成。在第一个字节中的一个7位的地址值可以决定一个由主设备选择的从设备，其地址值在开始条件初始化后被放到总线上。第8位决定的是传输方向（读或写）。在总线传输期间，该字节可以被无限制的发送或接收。数据发送总是先对MSB，每个字节应该紧跟一个应答位（ACK），时序图如图6-2所示。6.2I2C总线SDA

确定接收信号确定接收信号128ACKSCL789129字节结束，在接收器中断接收器或传输器保持时钟线为低电平

图6-2I2C总线的数据传输时序6.2.1S3C2440A的I2C接口S3C2440A的I2C总线接口有四个操作模式：主设备发送模式、主设备接收模式、从设备发送模式及从设备接收模式。这些操作模式间功能关系将在下面描述。1.起始和结束条件当I2C总线接口休眠时，其通常是在从设备模式。换言之，接口在检测到SDA线上的起始条件之间一直处于从设备模式。当接口状态变为主设备模式，在SDA线上的数据传输被初始化且SCL信号生成。6.2.1S3C2440A的I2C接口起始条件可以通过SDA线传输一个字节串行数据，一个停止条件可以终止一个数据传输。停止条件是当SCL是高电平时，SDA线从低电平到高电平的跳变。起始和停止条件都是由主设备生成。当起始条件生成，I2C总线忙，停止条件将使I2C总线空闲，如图6-3所示。当一个主设备初始化起始条件，它应该发送一个从地址来停止从设备。一个字节的地址域包含7位地址和一位传输方向指示（说明读写）。如果位8是0，说明是写操作。如果位8是1，说明是数据读请求。主设备通过发送停止条件来完成一个传输操作。如果主设备想继续到总线的数据传输，则必须生成另一个起始条件和从地址。用这个方法，可以执行不同形式下的读写操作。6.2.1S3C2440A的I2C接口SDASCLSDASCL起始结束图6-3起始信号和结束信号6.2.1S3C2440A的I2C接口S从属地址7位R/WA数据(1APS从属地址7位数据(1字节)PS从属地址头7位R/WA从属地址第二字节数据PS从属地址头7位R/WA从属地址第二字节rs从属地址头7位R/WADPAAAAAA数据AAAA数据说明：S：起始，rs：重新启动，P:停止，A：允许“0”“0”“1”“1”“1”（读）（读）（读）（写）（写）有7位地址的写模式格式有10位地址的写模式格式有7位地址的读模式格式有10位地址的读模式格式数据传输（数据+允许位）数据传输（数据+允许位）数据传输（数据+允许位）数据传输（数据+允许位）R/WA图6-4I2C总线的数据传输格式6.2.1S3C2440A的I2C接口S起始状态控制器的SCLACK的时钟脉冲输出时钟周期12789传感器数据输出接收器数据输出图6-5I2C总线上ACK信号6.2.1S3C2440A的I2C接口2.读写操作在发送模式下，如果数据传输后，I2C总线接口会等待直到I2C总线数据移位寄存器（IICDS）收到一个新数据。在新数据写入寄存器之前，SCL线将保持低电平，然后在数据写入后释放。S3C2440A应该保持中断来识别当前数据发送是否完成。在CPU收到中断请求以后，它应该再写一个新数据到IICDS寄存器。在接收模式下，当数据收到后，I2C总线接口应该等待直到IICDS寄存器被读取。在一个新数据被读出之前，SCL线应该保持低电平，在数据被读出后再释放。S3C2440A应该保持中断来识别当前数据接收是否完成。在CPU收到中断请求以后，它应该从IICDS寄存器读取数据。6.2.1S3C2440A的I2C接口3.总线仲裁当在SDA信号线上数据有冲突的时候，为了避免两个及多个控制器之间争夺总线，则发生总线仲裁。如果一个设置SDA线位高电平的主控制器发现了另一个设置SDA线为低电平的主控制器，那么就产生了冲突。这时第一个控制器将不再继续数据的传输，因为总线的当前条件不与它匹配，换句话说，低电平的优先级要高于高电平。但是，当2个控制器同时拉低SDA时，每个主控制器应该估计是否判断权是分配给自己。判断的方法是检测其地址位。哪个控制器发送的地址位为低电平哪个就获得控制权，若都是低电平，则查询第2个地址位，依次类推，直到最后一个。6.2.1S3C2440A的I2C接口4.配置I2C总线为了控制串行时钟（SCL）的频率，4位的预定标器值可以通过IICCON寄存器来被编程。I2C总线接口地址是存储在I2C总线地址寄存器（IICADD）中。(默认情况下，I2C总线接口地址有一个未知值)。6.2.2I2C总线接口特殊寄存器1.多主设备I2C总线控制寄存器

I2C总线控制寄存器（IICCON）是可读/写状态，地址为0x54000000，复位后的值为0x0X。即高四位为0，低四位为1。IICCON寄存器的具体格式如表6-19所示。6.2.2I2C总线接口特殊寄存器引脚名称位描述初始值ACK[7]I2C总线应答使能位。0=不使能；1=使能。在发送模式下，IICSDA在应答时间内是空闲；在接收模式下，IICSDA在应答时间内是低电平。0Tx_sele[6]I2C总线传输时钟预定标器源时钟选择位。当该位为0时，IICCLK=fPCLK/16；当该位为1时，IICCLK=fPCLK/5120Tx/Rx[5]I2C总线接收发送中断使能位。0=不使能；1=使能。0Interruptpendingflag[4]I2C总线接收发送中断挂起标志。该位不能由用户写1。当该位读出1时，IICSCL为L且数据传输停止。为了恢复操作，清0位。当该位为0时，无中断挂起（读）或清除未决情况（写）。当该位为1时，中断挂起（读）或不允许（写）。0Transmitclockvalue[3:0]I2C总线发送时钟预定标器。I2C总线发送时钟频率由该4位预定标器的值决定，根据以下公式：Tx的时钟=IICCLK/(IICCON[3:0]+1)0表6-19IICCON寄存器的格式6.2.2I2C总线接口特殊寄存器2.多主设备I2C总线控制状态寄存器多主设备IIC总线控制状态寄存器（IICSTAT）是可读/写状态，地址为0x54000004，复位后的值为0x0。IICSTAT寄存器的具体格式如表6-20所示。6.2.2I2C总线接口特殊寄存器引脚名称位描述初始值Modeselection[7:6]I2C总线主从接收发送模式选择位。00=从接收模式；01=从发送模式；10=主接收模式；11=主发送模式。0Busysignalstatus/STARTSTOPcondition[5]I2C总线忙状态位当该位为0时，不忙（读时）或停止信号生发生（写入）；当该位为1时，忙（读时）或起始信号产生（写入）在此信号之后，IICDS中的数据自动被传输。0Serialoutput[4]I2C总线数据输出使能位。0=不使能；1=使能。0Arbitrationstatusflag[3]I2C总线仲裁过程状态标志位0：（1）0=总线仲裁成功；1=当串行输入输出时总线仲裁失败。0Address-as-slavestatusflag[2]I2C总线address-as-slave状态标志位。0=当检测到起始或停止时，该位被清除；1=接收到与IICADD中的地址值匹配的从设备地址。0Addresszerostatusflag[1]I2C总线地址状态标志位。0=当检测到起始或停止时，该位被清除；1=接收到的从设备地址是00000000b。0Last-receivedbitstatusflag[0]I2C总线最后接收位状态标志位。0=最后接收到位为0（ACK被接受）；1=最后接收到位为1（ACK不被接受）。0表6-20IICSTAT寄存器的格式6.2.2I2C总线接口特殊寄存器3.多主设备I2C总线地址寄存器多主设备I2C总线地址寄存器（IICADD）是可读/写状态，地址为0x54000008，复位后的初值不确定。IICADD寄存器的具体格式如表6-21所示。引脚名称位描述初始值Slaveaddress[7:0]I2C总线的7位从设备地址。XXXXXXXX表6-21IICDS寄存器的格式6.2.2I2C总线接口特殊寄存器4.多主设备I2C总线接收发送数据移位寄存器多主设备I2C总线接收发送数据移位寄存器（IICDS）是可读/写状态，地址为0x5400000C，复位后的初值不确定。IICDS寄存器的具体格式如表6-22示。引脚名称位描述初始值Datashift[7:0]I2C总线发送接收操作的8位数据移位寄存器。XXXXXXXX表6-22IICADD寄存器的格式6.2.2I2C总线接口特殊寄存器5.多主设备I2C总线线路控制寄存器多主设备I2C总线线路控制寄存器（IICLC）是可读/写状态，地址为0x54000010，复位后的值0x00。IICLC寄存器的具体格式如表6-23所示。引脚名称位描述初始值FilterEnable[2]I2C总线滤波器使能位。当SDA接口作为输入操作，该位应该是高电平。过滤器可以避免在连个PCLK期间干扰时出现错误。0=滤波器不使能；1=滤波器使能。0SDAoutputdelay[1:0]I2C总线SDA线路延时长度选择位。00=0时钟；01=5时钟；10=10时钟；11=15时钟。00表6-23IICLC寄存器的格式6.2.3I2C编程举例I2C总线的编程除了需要对I2C总线的专用特殊寄存器进行初始化编程外，还需要按照I2C总线的时序要求编写传送程序和接收程序。1.初始化步骤在任何I2C接收发送操作之前,必须执行初始化程序。初始化编程的主要流程是：（1）配置S3C2440A芯片相关的I/O引脚为I2C总线所需的功能引脚；（2）如果需要，在IICADD寄存器中写入本芯片的从属地址。（3）设置IICCON寄存器，使能中断，设定SCL周期。（4）设置IICSTAT寄存器来使能串行输出。6.2.3I2C编程举例2.传送及接收流程（1）传送流程

S3C2440A芯片的I2C总线传送有两种模式：主设备传送模式和从设备传送模式。其程序流程图分别如图6-6、图6-7所示。6.2.3I2C编程举例开始向IICDS写入从设备地址配置控制器Tx模式向IICSTAT写入0xD0传输IICDS的数据ACK周期，中断未决否停？向IICDS写入新数据清除未定位，重新开始IICDS的数据转移到SDA清除未定位等待向IICSTAT写入0xF0结束是开始IIC检测开始信号IICDS接收数据配置从设备Tx模式IIC地址匹配中断产生否匹配？清除未定位，重新开始中断未决结束是IIC比较IICADD和IICDS（接收从设备地址）停？IICDS的数据转移到SDA向IICDS写入新数据是否图6-6主设备传送模式的流程图6-7从设备传送模式的流程6.2.3I2C编程举例（2）接收流程

S3C2440A芯片的I2C总线接收有两种模式：主设备接收模式和从设备接收模式。其程序流程图如图6-8、图6-9所示。6.2.3I2C编程举例开始向IICDS写入从设备地址配置控制器Rx模式向IICSTAT写入0x90传输IICDS的数据ACK周期，中断未决否停？向IICDS读出新数据清除未定位，重新开始SDA的数据转移到IICDS清除未定位等待向IICSTAT写入0xB0结束是开始IIC检测开始信号IICDS接收数据配置从设备Rx模式IIC地址匹配中断产生否匹配？清除未定位，重新开始中断未决结束是IIC比较IICADD和IICDS（接收从设备地址）停？SDA的数据转移到IICDS向IICDS读出新数据是否图6-8主设备接收模式的流程

图6-9从设备接收模式的流程

6.3I2S总线当前很多音频系统以CD的形式，数字音频带，数字音频处理器和数字TV音响，在市场上吸引消费者。S3C2440A的Inter-ICSound(IIS)总线接口作为一个编解码接口连接外部8/16位立体声音频解码IC用于迷你碟机和可携式应用。IIS总线接口支持IIS总线数据格式和MSB-justified数据格式。该接口对FIFO的访问采用了DMA模式取代了中断。它可以在同一时间接收和发送数据。6.3.1发送接收模式1．通常传输I2S控制寄存器有一个FIFO准备标志位用于发送接收FIFO。当FIFO准备发送数据时，如果FIFO非空，FIFO准备标志位置1；如果FIFO为空，FIFO准备标志位置0。当接收FIFO非满，将接收FIFO的FIFO准备标志位置1，表示FIFO准备好接收数据；如果接收FIFO为满，FIFO准备标志置0。这些标志用于决定CPU读写FIFO的时间。用这种方法当CPU在访问发送接收FIFO时，串行数据能被发送和接收。2．DMA传输在此模式下，发送或接收FIFO对DMA控制器是可访问的。在发送或接收模式下的DMA服务请求是由FIFO准备标志自动执行。3．发送和接收模式在此模式下，I2S总线接口可以同时接收和发送数据。6.3.2音频串行接口格式1．I2S总线格式I2S总线有四线，即串行数据输入（IISDI），串行数据输出（IISDO），左右通道选择（IISLRCK）和串行位时钟（IISCLK）。总线格式如图6-11所示。LRCKLEFTRIGHTLEFTSCLKMSBSD(1st)2ndBitN-1thBitLSB(last)MSB(1st)2ndBitN-1thBitLSB(last)MSB(1st)

图6-11IIS总线格式(N=8或16)6.3.2音频串行接口格式串行数据以2的补码发送，MSB(MostSignificantBit最高位)先发。因为发送器和接收器可能有不同的字长，MSB（最高位）先发。发送器不必知道接收器可以处理多少位，接收器也不必知道会收到多少位。当系统字长大于发生器的字长，为了数据发送而将字截断（最低位被置0）。如果接收器接收大于其字长的位，在LSB（最低位）后的位被忽略。另外，如果接收器收到的位数小于其字长，缺少的位被置0。因此MSB有一个固定的位置，而LSB的位置取决于字长。只要IISLRCK发送改变，发送器在一个时钟周期内发送下一个字的MSB。由发送器发送的串行数据可以和时钟信号的下降沿和上升沿同步。但是，串行数据必须在串行时钟信号的上升沿锁存到接收器，即当同步上升沿的数据发送时有一些限制。6.3.2音频串行接口格式2．MSBJUSTIFIED格式

MSBJUSTIFIED总线格式在结构上和I2S总线格式。如图6-12所示。唯一和IIS总线格式的区别，MSBJUSTIFIED格式实现了只要IISLRCK改变，发送器总是发送下一个字的MSB。LRCKLEFTRIGHTSCLKMSBSD(1st)2ndBitN-1thBitLSB(last)MSB(1st)2ndBitN-1thBitLSB(last)

图6-12MSB格式(N=8或16)6.3.2音频串行接口格式3．采样频率和主设备时钟主设备时钟频率（PCLK或MPLLin）可以在如表6-24所示的采样频率中选择。因为主设备时钟由I2S预分频器（预定标器）产生，预分频器（预定标器）的值和主设备时钟类型（256或384fs）应该合适确定。串行位时钟频率类型可以由每个通道的串行位和如表6-25所示的主设备时钟中来选择。6.3.2音频串行接口格式IISLRCK(fs)8.000KHz11.025KHz16.000KHz22.050KHz32.000KHz44.100KHz48.000KHz64.000KHz88.200KHz96.000KHzCODECLK(MHz)256fs2.04802.82244.09605.64488.192011.289612.288016.384022.579224.5760384fs3.07204.23366.14408.467212.288016.934418.432024.576033.868836.8640表6-24CODEC时钟（CODECLK=256或384fs）每通道串行位8-bit16-bit串行位时钟频率(IISCLK)@CODECLK=256fs16fs,32fs32fs@CODECLK=384fs16fs,32fs,48fs32fs,48fs表6-25可用串行位时钟频率（IISCLK=16或32或48fs）6.3.3I2S总线接口特殊寄存器1.IIS控制寄存器

IIS控制寄存器（IISCON）是可读/写状态，小端模式下地址为0x55000000；大端模式下地址为0x55000002，复位后的值为0x100。

IISCON寄存器的具体格式如表6-26所示。6.3.3I2S总线接口特殊寄存器引脚名称位描述初始值Left/Rightchannelindex[8]0=左；1=右。1TransmitFIFOreadyflag(Readonly)[7]0=空；1=非空。0ReceiveFIFOreadyflag(Readonly)[6]0=满；1=非满。0TransmitDMAservicerequest[5]0=不使能；1=使能。0ReceiveDMAservicerequest[4]0=不使能；1=使能。0Transmitchannelidlecommand[3]在空闲模式下IISLRCK是否激活。0=非闲；1=闲。000Receivechannelidlecommand[2]0=非闲；1=闲。0IISprescaler[1]0=不使能；1=使能。0IISinterface[0]0=不使能；1=使能。0表6-26IISCON寄存器的格式6.3.3I2S总线接口特殊寄存器2.IIS模式寄存器

IIS模式寄存器（IISMOD）是可读/写状态，小端模式下地址为0x55000004；大端模式下地址为0x55000006，复位后的值为0x0。

IISMOD寄存器的具体格式如表6-27所示。6.3.3I2S总线接口特殊寄存器引脚名称位描述初始值MasterClockSelect[9]主设备时钟选择位。0=PCLK；1=MPLLin。0Master/slavemodeselect[8]0=主设备模式（IISLRCK和IISCLK是输出模式）；1=从设备模式（IISLRCK和IISCLK是输入模式）。0Transmit/receivemodeselect[7:6]00=没有传输；01=接收模式；10=传输模式；11=传输和接收模式。00Activelevelofleft/rightchannel[5]0=左声道低；1=左声道高。0Serialinterfaceformat[4]0=IIS格式；1=MSB-调整格式。0Serialdatabitperchannel[3]0=8-bit；1=16-bit。0Masterclockfrequencyselect[2]0=256fs；1=384fs(fs：抽样频率)0Serialbitclockfrequencyselect[1:0]00=16fs；01=32fs；10=48fs；11=N/A。00表6-27IISMOD寄存器的格式6.3.3I2S总线接口特殊寄存器3.IIS预定标器寄存器

IIS预定标器寄存器（IISPSR）是可读/写状态，小端模式下地址为0x55000008；大端模式下地址为0x5500000A，复位后的值为0x0。IISPSR寄存器的具体格式如表6-28所示。表6-28IISPSR寄存器的格式引脚名称位描述初始值PrescalercontrolA[9:5]数据值:0~31。注：预分频系数为N+1。00000PrescalercontrolB[4:0]数据值:0~31。注：预分频系数为N+1。000006.3.3I2S总线接口特殊寄存器4.IISFIFO控制寄存器IISFIFO控制寄存器（IISFCON）是可读/写状态，小端模式下地址为0x5500000C；大端模式下地址为0x5500000E，复位后的值为0x0。IISFCON寄存器的具体格式如表6-29所示。6.3.3I2S总线接口特殊寄存器引脚名称位描述初始值TransmitFIFOaccessmodeselect[15]0=正常；1=DMA。0ReceiveFIFOaccessmodeselect[14]0=正常；1=DMA。0TransmitFIFO[13]0=不使能；1=使能0。0eceiveFIFO[12]0=不使能；1=使能0。TransmitFIFOdatacount(Readonly)[11:6]数据数量值=0~32。000000ReceiveFIFOdatacount(Readonly)[5:0]数据数量值=0~32。000000表6-29IISFCON寄存器的格式6.3.3I2S总线接口特殊寄存器5.IISFIFO寄存器

IIS总线接口包含两个64位的FIFO用于发送和接收模式。每个FIFO有16宽32长的表，其允许FIFO不管有效数据大小对每个半字单元操作数据。接收和发送FIFO访问通过FIFO入口进行，进入地址是0x55000010。该寄存器在小端模式下地址为0x5500000C；大端模式下地址为0x5500000E，复位后的值为0x0。IISFIFO寄存器的具体格式如表6-30所示。引脚名称位描述初始值FENTRY[15:0]对于IIS的发送/接收数据。0表6-30IISFIFO寄存器的格式6.4AC97控制器S3C2440A的AC97控制器单元支持AC97的2.0版本特点。AC97控制器使用一个音频控制器连接（AC-link）来和AC97编解码器通讯。功能模块图如图6-14所示，控制器发送立体声PCM数据给编解码器。编解码器中的外部数模转换器转换音频采样到模拟音频波形。控制器也从编解码器接收立体声PCM数据说单声道的MIC数据，然后将数据存储在内存中。切记：AC97控制器和IIS控制器不能同时使用。6.4AC97控制器MIC输出PCM输出PCM输入AC-linkAC-linkI/FFSM&ControlSFR中断控制DMAEngineAPBAPBI/F

图6-14AC97功能模块图6.4.1AC97控制器操作2.流程图操作AC97控制器操作流程如图6-16所示。

禁用编码器中断INTMSK/SUBINTMSK位设置GPIO和复位DMA操作或PIO中断操作使能编码器中断系统复位和编码器复位编码器准备中断？

控制关闭

超时状态?YesYesNoNo

图6-16AC97控制器操作流程6.4.1AC97控制器操作3.AC-LINK数字接口协议每个AC97编解码包含一个连接到AC9控制器的五个引脚的数字串行接口。AC-link是一个全双工，固定时钟，PCM数字流。其有一个时分多路器配置来操作控制寄存器访问和多路输入输出音频流。AC-link架构将每个音频帧分成12个输出和12个输入数据流。每个流有一个20位的采样分辨率和需要最小分辨率16位的一个DAC和一个ADC。一个数据处理由256位的信息组成，其信息分解成13组时间槽并称为帧。时间槽0叫标签段（TagPhase）且有16位长。剩下的12个时间槽叫做数据段。标签段包含1位用于识别有效帧，另外12位用于识别数据段中的时间槽是否包含有效数据。数据段中的每个时间槽是20位长。一个帧开始由SYNC信号变高电平。SYNC高电平时间就是相应的标签段所占时间。6.4.1AC97控制器操作AC97帧以固定48KHz的时间间隔出现且同步于12.288MHz比特率时钟BITCLK。控制器和编解码器使用SYNC和BITCLK来决定何时发送数据，何时采样和接收数据。发送器在每个BITCLK的上升沿发送串行数据流，接收器在每个BITCLK的下降沿采样串行数据流。发送器必须对串行数据流中的有效槽做标记。有效槽被标记在时间槽0中。AC-link的数据是从MSB到LSB。标签段的第一位是位15，每个数据段的第一位是位19。每个槽的最后一位是位0。6.4.1AC97控制器操作4.AC97掉电（1）掉电AC-link当AC97编解码器的掉电寄存器（0x26）的PR4位置1时，AC-link信号进入低电源模式。然后主编解码器驱使BITCLK和SDATA_IN为逻辑低电压水平。AC97控制器通过AC-link发送写掉电寄存器（0x26）。建立AC97控制器以至于当其写掉电寄存器的PR4位（数据0x1000），就不发送数据到槽3-12，当它收到掉电请求后，就不需要编解码器去处理其他数据。当编解码器处理请求时，它同时会拉低BITCLK和SDATA_IN。在对AC_GLBCTRL寄存器编程后，AC97控制器也驱使SYNC和SDATA_OUT为低电平。6.4.1AC97控制器操作（2）唤醒AC-link-由AC97控制器触发的唤醒

AC-link协议提供了一个AC97冷重启和一个AC97热重启。当前掉电状态最后指出了会使用哪个AC97重启。在所有的掉电模式期间所有的寄存器都应该停留在同一状态，除非执行一个AC97冷重启。在AC97冷重启中，AC97寄存器被初始化到默认值。在掉电后，在其通过重新使SYNC有效