chapter21触发器和时序逻辑电路

第21章触发器和时序逻辑电路21.1双稳态触发器21.2寄存器21.3计数器21.4555定时器及其应用21.5应用举例本章要求1.掌握R－S、J－K、D触发器的逻辑功能及不同结构触发器的动作特点;2.掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路;3.学会使用本章所介绍的各种集成电路;4.了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。第21章触发器和时序逻辑电路

电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：

下面介绍双稳态触发器第21章触发器和时序逻辑电路触发器双稳态触发器（两个稳定状态“0”态和“1”态）单稳态触发器（一个稳定状态“0”态或“1”态）无稳态触发器（无稳定状态）21.1双稳态触发器双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。双稳态触发器RS触发器JK触发器D触发器&QQG1&G2SDRD21.1.1R－S触发器两互补输出端1.基本R－S触发器两输入端反馈线正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态触发器输出与输入的逻辑关系10翻转为“0”态(1)SD=1，RD=01010&QQG1&G2SDRD复位不论触发器原来为何种状态结论:

将使触发器置“0”或称为复位011100翻转为“1”态(2)SD=0，RD=1&QQG1&G2SDRD不论触发器原来为何种状态结论:

将使触发器置“1”或称为置位置位10设原态为“0”态0101保持为“0”态(3)SD=1，RD=1&QQG1&G2SDRD11设原态为“1”态011001触发器保持“1”态不变当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。&QQG1&G2SDRD11110&QQG1&G2SDRD11001110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0先翻转当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。基本R－S触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRD低电平有效SDRDQ100置0011置111不变保持00

同时变1后不确定功能2.可控RS触发器基本R-S触发器导引电路&G4SR&G3CP&G1&G2SDRDQQ时钟脉冲当CP=0时011

R，S输入状态不起作用。

触发器状态不变11&G1&G2SDRDQQ&G4SR&G3CP

SD，RD用于预置触发器的初始状态，

工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁当CP=1时1打开触发器状态由R，S输入状态决定。11打开触发器的翻转时刻受CP控制。CP高电平时，触发器的状态由R、S的状态决定。&G1&G2SDRDQQ&G4SR&G3CP当CP=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S输入状态决定。11打开&G1&G2SDRDQQ&G4SR&G3CP1101010(2)S=0,R=1触发器置“0”Q=0(3)S=1,R=0触发器置“1”Q=111&G1&G2SDRDQQ&G4SR&G3CP1110011110若先翻若先翻11(4)S=1,R=1当时钟由1变0后触发器状态不定11&G1&G2SDRDQQ&G4SR&G3CP0110可控RS状态表Qn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSRCPSDRDCP高电平时触发器状态由R、S确定nn+100SR01010111Qn+1Qn例：画出可控R－S触发器的输出波形RSCP不定不定可控R－S状态表CP高电平时触发器状态由R、S确定QQ0100SR01010111Qn+1Qn存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。CP克服办法：采用JK触发器或D触发器RS00SR01010111Qn+1Qn21.1.2主从JK触发器1.电路结构从触发器主触发器反馈线CP

CP1互补时钟控制主、从触发器不能同时翻转RS

C从触发器QQQSDRD主触发器K

CJ2.工作原理主触发器打开主触发器状态由J、K决定，接收信号并暂存。从触发器封锁从触发器状态保持不变。CP＝1CP1RS

C从触发器QQQSDRD

C主触发器JK＝1010状态保持不变从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。从触发器打开主触发器封锁0C1CP101RS

从触发器QQQSDRD

JKCP

主触发器10CP高电平时触发器接收信号并暂存(即主触发器状态由J、K决定，从触发器状态保持不变）。要求CP高电平期间J、K的状态保持不变。CP下降沿()从触发器翻转(主、从触发器状态一致)。CP低电平时,主触发器封锁,J、K不起作用10CP011RS

从触发器QQQSDRD

JKCP

主触发器1RS

从触发器QQQSDRD

JKCP

主触发器01CP10(1)J=0，K=1设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“0”态分析JK触发器的逻辑功能1RS

从触发器QQQSDRD

JKCP

主触发器01CP10(2)J=1，K=0设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“1”态1RS

从触发器QQQSDRD

JKCP

主触发器1RS

从触发器QQQSDRD

JKCP

主触发器CP010(3)J=0，K=0设触发器原态为“0”态保持原态00010001保持原态保持原态设触发器原态为“1”态保持原态01CP10(4)J=1,K=1设触发器原态为“0”态翻转为“1”态110110101001主从状态一致状态不变01状态不变1RS

从触发器QQQSDRD

JKCP

主触发器CP01010设触发器原态为“1”态为“0”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1跳转1RS

从触发器QQQSDRD

JKCP

主触发器CP010结论：CP高电平时主触发器状态由J、K决定，从触发器状态不变。CP下降沿()从触发器翻转(主、从触发器状态一致）CP低电平时,主触发器封锁,J、K不起作用,触发器状态不变。1RS

从触发器QQQSDRD

JKCP

主触发器3.JK触发器的逻辑功能Qn10011100Qn01J

K

Qn

Qn+100011011JK触发器状态表01010101CP高电平时，主触发器状态由J、K决定，从触发器状态不变。CP下降沿()触发器翻转(主、从触发器状态一致）。CP低电平时,主触发器封锁,J、K不起作用,触发器状态不变。J

K

Qn+100Qn

01010111QnJK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)C下降沿触发翻转SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时：

SD、RD应接高电平。逻辑符号CPQJKSDRDQ例：JK触发器工作波形CPJKQ下降沿触发翻转“0”基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CPD21.1.3维持阻塞D触发器1.电路结构反馈线跳转&G2&G1QQSDRD&G3&G4&G5&G6CPD21.1.3维持阻塞D触发器2.逻辑功能01（1）D

=01触发器状态不变0当CP=0时110当CP=1时0101触发器置“0”封锁在CP=1期间，触发器保持“0”11111100&G2&G1QQSDRD&G3&G4&G5&G6CPD21.1.3维持阻塞D触发器2.逻辑功能01（1）D

=10触发器状态不变1当CP=0时当CP=1时10触发器置“1”在CP=1期间，触发器保持“1”D触发器状态表Dn

Qn+1

0101上升沿触发翻转逻辑符号DCPQQRDSDCP上升沿前接收信号，上升沿时触发器翻转，(其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：例：D触发器工作波形图CPDQ上升沿触发翻转021.1.4触发器逻辑功能的转换1.将JK触发器转换为D触发器当J=D，K=D时，两触发器状态相同D触发器状态表Dn

Qn+1

0101J

K

Qn+100Qn

01010111QnJK触发器状态表D1CPQJKSDRDQ仍为下降沿触发翻转2.将JK触发器转换为T触发器T

CPQJKSDRDQT触发器状态表T

Qn+1

01QnQn(保持功能)(计数功能)J

K

Qn+100Qn

01010111QnJK触发器状态表当J=K时，两触发器状态相同3.将D触发器转换为T´触发器触发器仅具有计数功能即要求来一个CP，触发器就翻转一次。D触发器状态表Dn

Qn+1

0101CPQQDCPQD=Q01基本R－S触发器状态表SDRDQ100置0011置111不变保持00同时变1后不确定功能可控RS状态表00SR01010111不定Qn+1QnD触发器状态表Dn

Qn+1

0101J

K

Qn+100Qn

01010111QnJK触发器状态表T触发器状态表T

Qn+1

01QnQnT'触发器状态表

Qn+1

21.2寄存器

寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功能分数码寄存器移位寄存器RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q321.2.1数码寄存器仅有寄存数码的功能。清零寄存指令可以由D触发器或R-S触发器组成并行输入方式00001101寄存数码1101触发器状态不变并行输出方式RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取数指令1100并行输出方式&&&&QQQQ00000011状态保持不变10101111并行输入方式21.2.2移位寄存器不仅能寄存数码，还有移位的功能。所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器1.单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD000000010010101101011011QJKFF0Q0QJKFF2QJKFF1QJKFF3数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入数码输入10C

Q3Q2Q1Q0DJ3K3J2K2J1K1J0K0

0000011.写逻辑表达式逻辑表达式状态表010101100101100101100110100110101000102

00

10

13

01

01

14

10

111110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式清零D1QQ3Q1Q2RD0000QJKFF0Q0QJKFF2QJKFF2QJKFF3QQQ5移位脉冲786数码输入左移寄存器波形图12345678CP1111011DQ0Q3Q2Q11110待存数据1011存入寄存器0111从Q3取出1清零0寄存指令并行输入串行输出串行输入移位脉冲DCP2.并行、串行输入/串行输出寄存器RDRDRDRDDQ2SDd2&F2Q1SDd1&F1Q0SDd0&F0DDQ3SDd3&F3D寄存器分类并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF23.双向移位寄存器：既能左移也能右移。DQ2DQ1DQ011>1RDCPS左移输入待输数据由低位至高位依次输入待输数据由高位至低位依次输入101右移输入移位控制端000000>1&>1&&&&&010右移串行输入左移串行输入UCCQ0Q1Q2Q3S1S0

CP16151413121110913456782D0D1D2D3DSRDSL

RDGND74LS194并行输入0111100011011直接清零(异步)保持右移(从Q0向右移动)左移(从Q3向左移动)并行输入

RDCPS1

S0功能74LS194功能表UCCQ0Q1Q2Q3S1S0CP16151413121110974LS19413456782D0D1D2D3DSRDSL

RDGND21.3计数器计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类计数制加法计数器减法计数器可逆计数器异步计数器同步计数器

二进制计数器十进制计数器

N

进制计数器计数功能计数脉冲引入方式21.3.1二进制计数器按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。1010清零RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J=K=1,具有计数功能，每来一个CP脉冲触发器就翻转一次T'触发器下降沿触发翻转异步二进制加法器工作波形2分频4分频8分频每个触发器翻转的时间有先后，与计数脉冲不同步CPQ0Q1Q2110100010000001101011111000CP01234567Q0Q1Q2110100010000001101011111000CP0123456788二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(CP)二进制加法计数器状态表最低位触发器来一个脉冲就翻转一次。每个触发器的输出由“1”变为“0”时，使相邻的高位触发器翻转。从状态表可看出：用D触发器构成三位二进制异步加法器2.若构成减法计数器CP又如何连接？1.各触发器CP应如何连接？各D触发器已接成T´触发器，即具有计数功能CP清零RDQDQQ0F0QDQQ1FF1QDQQ2FF2异步加法计数器异步减法计数器2.同步二进制加法计数器

异步计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：

计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。

同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(CP)三位二进制加法计数器状态表计数脉冲数二进制数十进制数Q3Q2Q1Q0012345678000000010010001101000101011001111000012345678计数脉冲数二进制数十进制数Q3Q2Q1Q09101112131415100110101011110011011110111191011121314151600000四位二进制加法计数器的状态表计数脉冲同时加到各位触发器上，当每个CP到来后触发器状态是否改变要看J、K的状态。由主从型JK触发器组成的同步四位二进制加法计数器J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK驱动方程（J、K端逻辑表达式）J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0CQ3

Q2

Q1

Q0J3

K3

J2

K2

J1

K1

J0

K001234567891501000000110000111100000011001111110000001100001111000000111111111100000011000011111111111116000000

000

1

100

1

00

1

0

10

1

0

00

1

1

10

1

1

0

1

0

0

1

1

0

0

1

1

1

1

000

0

1111000010010001111001101010001011000100100011111111111111111111111111001100110011001100110000110000001100000011001100000000000000000000K0J0K1J1K2J2K3J3Q0Q1Q2Q315169876543210C15169876543210C74LS161型四位同步二进制计数器(a)外引线排列图；(b)逻辑符号A0A1A3A2UCC:16GND:8EPETCPLDRD34561112131415Q0Q3Q1Q2RCO74LS161710291A01CP234RCO5A36EP7GND8911101213141516+UCC74LS161LDA1A2ETQ0Q3Q1Q2RD(a)(b)01111110

0

RD

CPEPET表21.3.474LS161型同步二进制计数器的功能表0111LD输入输出Q3Q2Q1Q0A3A2A1A0d3d2d1d0d3d2d1d0计数保持保持0000例:分析图示逻辑电路的逻辑功能,说明其用处。

设初始状态为“000”。RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP计数脉冲解：1.写出各触发器

J、K端和CP端的逻辑表达式

CP0=CP

K0=1

J0=Q2K1=1

J1=1CP1=Q0J2=Q0Q1K2=1CP2=CP

RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP计数脉冲CPJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000CP1=Q02.列写状态转换表，分析其状态转换过程由表可知，经5个脉冲循环一次，为五进制计数器。由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。CP1=Q0CPQ2Q1Q0000010012010301141005000Q2Q1Q0000001010011100000CP012345CP012345异步五进制计数器工作波形21.3.2十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二－十进制计数器。四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用8421编码的十进制计数器。1.同步十进制计数器十进制加法计数器状态表二进制数Q3Q2Q1Q0脉冲数(CP)十进制数0123456789100000000100100011010001010110011110001001000001234567890RDQJKQFF0QJKQFF1CP计数脉冲QJKQFF2QJKQQ3FF3Q2Q1Q0十进制同步加法计数器CQ3

Q2

Q1

Q0J3

K3

J2

K2

J1

K1

J0

K0012345678910000000110100111100000011011111110000001101001111000000111111111100000011010001111.写出驱动方程1000

000

1

100

1

00

1

0

10

1

0

00

1

1

10

1

1

0

1

0

0

1

1

0

0

00000000Q0Q1Q2Q3CP12345678910十进制计数器工作波形常用74LS160型同步十进制加法计数器,其外引脚排列及功能表与74LS161型计数器相同。02.异步十进制计数器(1)74LS290型二-五-十进制计数器Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0逻辑功能及外引线排列110

10清零0000（1）R01、

R02：置“0”输入端逻辑功能Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0逻辑功能及外引线排列0置“9”1100（1）S91、

S92：置“9”输入端逻辑功能1

1Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0逻辑功能及外引线排列计数功能0011Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF00011输入脉冲输出二进制输入脉冲输出五进制Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF00011输入脉冲8421码输出十进制Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF074LS290型计数器功能表输入输出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为“0”有任一为“0”计数清零置9输入计数脉冲8421异步十进制计数器计数状态十进制计数器输出(2)74LS290的应用S92S91Q3Q0Q2Q1R01R02CP1CP0S91N74LS290S92Q2Q1NUCCR01R02CP0CP1Q0Q3地外引线排列图17814S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲输入CPQ3

Q2

Q1000010012010301141005000五进制输出异步五进制计数器000001010011100000CP012345Q0Q1Q2如何构成N进制计数器反馈置“0”法(清零法)：当满足一定的条件时，利用计数器的复位端强迫计数器清零,重新开始新一轮计数。

利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。

例：用一片74LS290可构成十进制计数器，如将十进制计数器适当改接,利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。用一片74LS290构成十以内的任意进制计数器例：六进制计数器六种状态二进制数Q3Q2Q1Q0脉冲数(CP)十进制数0123456789100000000100100011010001010110011110001001000001234567890例：六进制计数器六种状态当状态0110（6）出现时，将Q2=1，Q1=1送到复位端R01和R02，使计数器立即清零。状态0110仅瞬间存在。反馈置“0”实现方法:Q3Q2Q1Q0000000010010001101000101011001111000100100001111六进制计数器S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲计数器清零七进制计数器

当出现0110（6）时，应立即使计数器清零，重新开始新一轮计数。当出现

0111(7)时，计数器立即清零，重新开始新一轮计数。S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲计数器清零&.二片74LS290构成100以内的计数器例1：二十四进制计数器二十四分频输出.0010(2)0100(4)S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲S92S91Q3Q0Q2Q1R01R02CP1CP0十位个位两位十进制计数器100进制例2:六十进制计数器Q3

Q2

Q1

Q0S9(1)

S9(2)

R0(1)

R0(2)CP1

CP0个位Q3

Q2

Q1

Q0S9(1)

S9(2)

R0(1)

R0(2)CP0CP1十位个位为十进制，十位为六进制。个位的最高位Q3接十位的CP0

，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后Q3由1变为0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为0000。有两个二-五-十进制计数器，高电平清零74LS390外引线排列图11689UCC1Q21Q11RD1Q01Q3地1CP02Q32Q22Q12Q02RD2CP02CP11CP1十位0100(4)个位0110(6)计数脉冲十位个位两位十进制计数器100进制例：用一片74LS390构成四十六进制计数器&1Q31Q01Q21Q11RD1CP11CP02Q32Q02Q22Q12RD2CP12CP074LS192外引线排列图11689UCCQ2CPUQ1Q0Q3地D1BOCLRCOCPD74LS192D0D2D3十进制同步加/减计数器CPD(DOWN)—减法脉冲输入端CPU(UP)—加法脉冲输入端CO—进位端BO—借位端C(CLR)—清零端74LS192功能表110

加

计数

00D0~D3

置数1110

保持

110

减计数

1

清零

U

D

LOAD

CLR

D0~D3功能

十进制同步加/减计数器21.3.4环行计数器工作原理：Q1DF1Q2DF2Q3DF3Q0DF0CP先将计数器置为Q3Q2Q1Q0=1000

而后每来一个C，其各触发器状态依次右移一位。即：10000100001000011000环行计数器工作波形CP1234Q2Q1Q0Q3环行计数器可作为顺序脉冲发生器。1000010000100001100021.3.5环行分配器K0=Q2

J0=Q2

J1=Q0J2=Q1

K1=Q0

K2=Q1Q0Q1Q2CPQJKQFF2Q0Q1Q2QJKQFF1QJKQFF0环行分配器工作波形Q2Q1Q0CP12345678Q0Q1Q2可产生相移为的顺序脉冲。21.4555定时器及其应用555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。21.4.1555定时器的结构及工作原理1.分压器：由三个等值电阻构成2.比较器：由电压比较器C1和C2构成3.R-S触发器4.放电开关管TVAVB输出端电压控制端高电平触发端低电平触发端放电端复位端UCC分压器比较器R-S触发器放电管调转地++C1++C2QQRDSD5k5k5kT2456783101010101导通截止保持保持不定不定++C1++C2QQRDSD5kΩT245678315kΩ5kΩ2/3UCC1/3UCCUCC<2/3UCCV6V2<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCRDSD101011QT10保持导通截止保持1.由555定时器组成的多谐振荡器

多谐振荡器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。

多谐振荡器是一种常用的脉冲波形发生器,触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。21.4.2定时器电路的应用UCC++C1++C2QQRDSD..5K5K5KVAVBT13245678(复位端)(地)uO1.由555定时器组成的多谐振荡器接通电源通电前uC=0011100>2/3UCCuCR1R2.+–C充电C放电1<1/3UCC48562713+UCCuOuC.CR1R2tp1tp22/3UCC1/3UCCtp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通电源uCtOuOtO例：多谐振荡器构成水位监控报警电路水位正常情况下，电容C被短接,扬声器不发音；水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。.uC.+UCC4876213CR1R25+21.4.2定时器电路的应用

单稳态触发器只有一个稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。

暂稳定状态的长短，取决于电路的参数，与触发脉冲无关。2.由555定时器组成的单稳态触发器单稳态触发器一般用做定时、整形及延时。14uO<2/3UCC1稳定状态ucR1+UCCui7设：Q初始状态＝10截止保持>2/3UCC置“0”10导通置“1”2.由555定时器组成的单稳态触发器UCC++C1++C2QQRDSD5K5K5KVAVBT38(复位端)652(地)11001ui