第八章输入输出系统

第八章输入输出系统p272外围设备的定时方式与信息交换方式程序中断方式DMA方式通道方式通用I/O标准接口8.1外围设备的定时方式与信息交换方式8.1.1外围设备的定时方式外围设备的种类相当繁多，有机械式和电动式，也有电子式和其他形式。输入信号，可以是数字的电压，也可以是模拟式的电压和电流。

由于输入/输出设备本身的速度差异很大，对于不同的速度外围设备，要有不同的定时的方式，cpu与外围设备之间的定时，有以下三种情况。1.速度极慢或简单的外围设备2.慢速或中速的外围设备3.高速外设设备8.1.2

信息交换方式p273（1）程序查询方式（2）程序中断方式（3）直接内存访问(DMA)方式（4）通道方式（5）外设处理机方式

外围设备的输入/输出方式图8.1

所示。8.2程序中断方式

8.2.1中断的基本概念程序中断概念1.外部设备发出请求中断2.响应中断，暂停运行主程序3.转移到中断服务程序4.结束中断服务程序，cpu回到原来的主程序。图8.2示出了中断处理示意图。图8.3示出了中断处理过程的详细流程图。图8.2中断处理示意图图8.3中断处理过程详细流程图

程序中断方式的基本接口示意图如图8.4所示。1.工作标志器触发器ＢＳ2.就绪标志触发器RD3.允许中断触发器ＥＩ.

在ＣＰＵ方面，有决定是否受理中断请求的机构，主要是:“中断请求”标志IR触发器“中断屏蔽”标志IM触发器.8.2.2程序中断方式的基本接口图8.4程序中断方式基本接口示意图123456788910

8.2.3单级中断P278

1单级中断的概念

计算机系统对中断处理的策略不同，可分为单级中断系统和多级中断。图8.5(a)单级中断示意图图8.5(b)单级中断系统结构图.图8.5单级中断2单级中断源的识别中断处理首先要解决的问题:

如何确定中断,并转入被响应的中断服务程序入口地址.

图中下面的虚线部分是一个串行的优先链，称作中断优先级排队链。中断选中中断请求中断输入中断输出中断识别3.中断向量的产生开关理论中把若干个布尔量排成的序列定义为布尔向量,由于存储器的地址码是一串布尔量的序列,常常把地址码称为向量地址。图8.6中上面部分即为中断向量产生逻辑，它是由编码电路实现的.

8.2.4多级中断1.多级中断的概念多级中断系统是指计算机系统中有相当多的中断源，根据各中断事件的轻重缓急程度不同而分成级别，每一中断分配给一个优先权。图8.7(a)所示，三级中断优先权高于二级，二级中断优先权又高于一级。图8.7(b)所示。根据系统的配置不同，多级中断又可分为一维多级中断和二维多级中断，2.多级中断源的识别在多级中断中，每一级均有一根中断请求线送往cpu的中断优先级排队电路，对每一级蕴予了不同的优先级。显然这种结构就是独立请求方式的逻辑结构。

图8.8示出了独立请求方式的中断优先级排队与中断向量产生的逻辑的结构。101102103104101102103104IR1IR1IR2IR3IR4IR2IR3IR4向量地址图8.8独立请求方式的优先级排队逻辑编码器排队器中断请求寄存器中断屏蔽寄存器例1参见图8.7所示的二维中断系统。请问：（1）在中断情况下，cpu和设备的优先级如何考虑？请按降序排列各设备的中断优先级。（2）若cpu现执行设备b的中断服务程序，im2,im1,im3的状态时什么？如果cpu执行设备d的中断服务程序，im2,im1,im0的状态有什么？（3）每一级的ＩＭ能否对每一个优先级的个别设备单独进行屏蔽？如果不能，采取什么办法可达到目的？（4）假如设备c-提出中断请求，cpu立即进行响应，如何调整才能满足此要求？解:(1)中断情况下，cpu

的优先级最低。各设备的优先次序是：a-b-c-d-e-f-g-I-cpu.(2)执行设备b的中断程序时im2im1im0=111；执行设备d的中断服务程序时，im2im1im0=011.(3)每一级的ＩＭ标志不能对某个优先级的个别设备进行单独屏蔽。可将接口中的ＥＩ标志清“0”，它禁止设备发出中断请求.

(4)要使设备c的中断请求及时得到响应，可将设备c从第2级取出来，单独放在底3级上，使第3级的优先级最高，即令im3=0即可。例二参见图8.7所示的系统,只考虑a,b,c三个设备组成的单级中断结构,它要求cpu在执行完当前指令时对中断请求进行服务。假设(1)cpu“中断批准”机构在响应一个新的中断之前，先要让被中断的程序的一条指令一定要执行完毕；(2)tdc为查询链中每个的延迟时间;(3)ta,tb,tc分别为设备a,b,c的服务程序所需的执行时间;(4)ts,tr为保存现场和恢复现场所需的时间；(5)主存工作周期为ＴＭ。试问：就这个中断请求环境来说，系统在什么情况下达到中断饱和？解：参阅中断处理流程8。3，并假设执行一条指令的时间也为tm.如果三个设备同时发出中断请求,那么依次分别处理设备a,设备b,设备c的时间如下：Ta=2Tm+Tdc+Ts+Ta+TrTb=2Tm+Tdc+Ts+ Tb+TrTc=2Tm+Tdc+Ts+Tc+Tr

处理三个设备所需的总时间为T=Ta+Tb+Tc,T是达到中断饱和的最小时间，即中断极限频率为f=1/T8.2.5中断控制器

8259中断控制器是一个集成电路芯片,它将中断接口与优先级判断等功能汇集于一身,常用于微型机系统。内部结构如图8.9所示。

8259的中断优先级选择方式有四种：

(1)完全嵌套方式

(2)轮换优先级方式A(3)轮换优先级方式B(4)查询方式

8259提供了两种屏蔽方式：

(1)简单屏蔽方式

(2)特殊屏蔽方式

8259中断控制器的不同方式是通过编程来实现的。Cpu送出一系列的初始化控制字和操作控制字来执行选定的操作。ISIR

8.2.6奔腾中断机制1.中断类型

Ｐentium有两类中断源，即中断和异常。

中断

通常称为外部中断，由cpu的外部硬件信号引发的。两种中断:

(1)可屏蔽中断(2)非可屏蔽中断异常通常称为异常中断，由指令执行引发.两种情况:

(1)执行异常(2)执行软件中断指令2.中断服务程序进入过程中断服务程序的入口地址信息存于中断向量号检索表内。实模式为中断向量表IVT,保护模式为中断描述符表IDT.

CPU识别中断类型取得中断向量号的途径有三种：(1)指令给出,软件中断指令INTR中的n即为中断向量号。(2)外部提供：可屏蔽中断是在CPU接收到INTR信号时产生一个中断识别周期，接收外部中断控制器由数据总线送来的中断向量号；非屏蔽中断是在接收到NMI信号时中断向量号固定为2.(3)CPU识别错误，故障现象，根据异常和中断产生的条件自动指定向量号.实模式下使用中断向量表保护模式下使用中断描述符表中断处理过程P284Pentium有256种中断每种有一个编号0---255中断优先级为5级中断处理过程：p2868.3DMA方式8.3.1DMA的基本概念直接内存访问(DMA),是一种完全由硬件执行I/O交换的工作方式。DMA方式一般用于高速传送成组数据。DMA控制器以中断方式向CPU报告传送操作的结束.DMA方式的主要优点是速度快。DMA方式能满足高速I/O设备的要求,有利于CPU效率的发挥。DMA方式在计算机中被广泛采用。

DMA的种类很多，但多种DMA至少能执行以下一些基本操作：(1)从外围设备发出DMA请求；

(2)CPU响应请求，把CPU工作改成DMA操作方式，DMA控制器从CPU接管总线的控制；

(3)由DMA控制器对内存寻址，决定数据传送的内存单元地址及数据传送个数的计数，并执行数据传送的操作；

(4)向CPU报告DMA操作的结束。

8.3.2DMA传送方式DMA控制器与CPU分时使用内存用以下三方法：（1）停止CPU访问内存；（2）周期挪用；（3）DMA与CPU交替访内。(1)停止CPU访问内存 图8.11(a)是这种传送方式的时间图。优点： 控制简单。缺点： 在DMA控制器访内阶段，内存的效能没有充分发挥。(2)周期挪用 图8.11(b)是周期挪用的DMA方式示意图。(3)DMA与CPU交替访内 图8.11(C)是其原理示意图。图8.11DMA的基本方法8.3.3基本的DMA控制器1.DMA控制器的基本组成

(1)内存地址计数器(2)字计数器(3)数据缓冲寄存器(4)“DMA请求”标志(5)“控制/状态”逻辑(6)中断机构图8.12简单的DMA控制器组成内存CPU系统总线中断请求数据线地址线中断机构内存地址计数器字计数器控制/状态逻辑DMA请求标志数据缓冲寄内器设备选择设备溢出信号+1+1数据结束信号一字传送DMA请求DMA响应HOLDHLDA2.DMA数据传送过程DMA的数据块传送过程可分为三个阶段:(1)传送前预处理；(2)正式传送；(3)传送后处理DMA的数据传送以数据块为基本单位进行的。DMA控制器与系统连接的两种方式: (1)公用的DMA请求方式 (2)独立的DMA请求方式图8.13DMA传送数据的流程图8.3.4选择型和多路型DMA控制器1.选择型DMA控制器（1）选择型DMA控制器工作原理与前面的简单DMA控制器基本相同。除了前面讲到的基本逻辑部件外，还有一个设备号寄存器。（2）数据传送是以数据块为单位进行的。（3）它特别适合数据传送率很高以至接近内存存取速度的设备。图8.14是选择型DMA控制器的逻辑框图。图8.14选择型DMA控制器

2.多路型DMA控制器它适用于同时为多个慢速外围设备服务。图8.15(A)是链式多路型DMA控制器.图8.15(B)是独立请求方式多路型DMA控制器.

图8.15多路型DMA控制器

例3：图8.16中假设有磁盘、磁带、打印机三个设备同时工作。磁盘以30us的间隔向控制器发DMA请求，磁带以45us的间隔发DMA请求，打印机以150us间隔发DMA请求根据传送速率，磁盘优先权最高，磁带次之，打印机最低，图中假设DMA控制器每完成一次DMA传送所需的时间5us。

若采用多路型DMA控制器，请画出DMA控制器服务三个设备的工作时间图。

解：

T1间隔中控制器首先为打印机服务，因为此时只有打印机有请求。T2间隔前沿磁盘、磁带同时有请求，首先为优先权高的磁盘服务，为磁带服务每次服务传送一个字节。在90us时间阶段中，为打印机服务只有一次（T1）,为磁盘服务四次（T2,T4,T6,T7）,为磁带服务三次（T3,T5,T8）。在这种情况下DMA尚有空闲时间，控制器还可以容纳更多设备。图8.16多路型DMA控制器工作时间图图8.17一个多路DMA控制器芯片

例4：图8.18所示为微型机中软盘控制器的系统接口电路，请进行分析说明。解：

CPU和软盘控制器之间的接口电路包括DMA控制和总线控制两部分。

8257DMA控制器提供4个独立的DMA通路(CH0,CH1,CH2,CH3）。每个通路各有2个16位寄存器,必须在通路使用前加以预置。DMA地址寄存器存放被寻址的主存首地址，字节计数寄存器存放本次DMA传送的字节数。

DMA传输前，CPU对8257进行初始化，将数据在主存中的起始地址、数据字节个数、工作方式等参数送入8257相应的寄存器中。

然后才允许软盘控制器向8259发出DMA传输请求信号DRQ。8257接受到DRQ信号后，立即发HRQ信号给总线控制线路，请求总线控制权。

CPU在识别到HRQ信号，完成当前总线周期后，发出HLDA相应信号，并放弃总线控制权。此时8257向软盘控制器发出DACK回答信号，通知软盘控制器开始DAM传输，并发出读/写控制信号，以便软盘控制器从主存被寻址的单元读取一个字节或写入一个字节。只要软盘控制器保持对DAM的请求，8257将保持对总线的控制，并顺序地重复传送，直到被指定的数据块传送完毕，此时8257给出终止信号(TC),通知软盘控制器，取消DMA请求，并使HRQ为无效，放弃总线控制权。图8.188259DMA控制器与软盘的接口8.4通道方式8.4.1通道的功能

1通道的功能（1）性能指标：流量（吞吐率）（2）字节多路通道的极限流量应大于所接外设的字节传送速率之和；其他两种通道的极限流量应大于所接外设中字节传送速率最大的设备。（3）图8.19是典型的具有通道的计算机系统结构图。图8.19IBM4300系统I/O结构

（4）通道的功能：A.接受CPU的I/O指令，按指令要求与指定的外围设备进行通信。B.从内存选取属于该通道程序的通道指令，经译码后向设备控制器和设备发送各种指令。C.组织外围设备和内存之间进行数据传送，并根据需要提供数据缓存的空间，以及提供数据存入内存的地址和传送的数据量。D.从外围设备得到设备的状态信息，形成并保存通道本身的状态信息，根据需求将这些状态信息送到内存的指定单元，供CPU使用。E.将外围设备的中断请求和通道本身的中断请求，按次序及时报告CPU.

2.CPU对通道的管理

CPU是通过执行I/O指令以及处理来自通道的中断，实现对通道的管理。

3.通道对设备控制器的管理设备控制器的具体任务如下：（1）从通道接受通道指令，控制外围设备完成所需要的操作；（2）向通道反映外围设备的状态；（3）将各种外围设备的不同信号转换成通道能够识别的标准信号。8.4.2通道的类型根据通道的工作方式，通道分为：选择通道、数组多路通道、字节多路通道三种类型。

1.选择通道

主要用于连接高速外围设备，如磁盘、磁带等，信息以成组方式高速传输。

2.数组多路通道

是对选择通道的一种改进。基本思想是当某设备进行数据传送时，通道只为该设备服务；

当设备在执行寻址等控制性动作时，通道暂时断开与这个设备的连接，去为其他设备服务。

3.字节多路通道

主要用于连接大量的低速设备，如键盘、打印机等，这些设备的数据传送率很低。8.4.3通道结构的发展通道结构的进一步发展，出现了两种计算机I/O系统结构。（1）一种是通道结构的I/O处理器，通常称为输入输出处理器（IOP）。（2）另一种是外围处理机（PPU）。

PPU基