第6章总线系统

总线的概念和结构形态总线接口总线仲裁、定时和数据传送模式PCI总线ISA总线和InfiniBand总线第六章总线系统(BusSystem)1概念

是构成计算机系统的互联机构，是多个系统功能部件（运算器、控制器、存储器、输入/输出设备）之间进行数据传送的公共通路。6.1.1总线（BUS）的基本概念6.1总线的概念和结构形态总线往往是计算机数据交换的中心，总线的结构、技术和性能都直接影响着计算机系统的性能和效率。由传输信息的电路和管理信息传输的协议组成。2总线分类（1）内部总线：CPU内部连接各寄存器及运算部件之间的总线。（2）系统总线：CPU同计算机系统的其他高速功能部件(存储器、通道等)间互相连接的总线。

（3）I/O总线：中、低速I/0设备间互相连接的总线。注：在任何时刻，只可以有一个部件向总线上发送信息，但却可以有一个或多个部件同时接收信息。3总线结构组成：连接设备的信号线，即总线通道；总线上的设备；管理总线的部件，即总线控制器。(1)总线通道按照信号类型可分为数据总线、控制总线和地址总线。只是逻辑上的划分。数据总线宽度是决定连接到总线上的设备可能获得的最大性能的决定因素之一，也是影响系统性能的关键因素之一。地址总线是标明发送或接收数据的设备编号信号线。其宽度决定了总线上连接设备的能力。控制总线用于控制总线设备对数据线和地址线的使用。(2)总线上的设备

主设备(Master)和从设备(Slave)。主设备能够申请总线使用权，而从设备不具有总线使用权。(3)总线接口是连接功能部件和总线的桥梁，它完成功能部件的信号和总线信号之间的协调和转换，因此具有对总线和设备两个方面的工作。控制信号主要完成设备之间进行信息交换时的定时和命令。其中定时信号标明有效地址和数据出现在总线上的时间。命令信号定义总线上所要完成的操作。4总线连接的主要优点(1)多个部件之间采用总线连接方式，可大大降低部件间互连的复杂性，大幅度减少连线数量。(2)由于多个部件之间连接的多个控制接口变成了每个部件与总线间的一个连接接口，连接接口的器材量大幅度减少。(3)如果设备之间没有或者很少有多个部件同时进行信息交换，采用总线方式连接这些部件可有效发挥总线连接的优点。CPU插件板M.M插件板I/O插件板总线物理实现BUS5总线特性①物理特性：总线的物理连接方式，包括总线的根数、总线的插头、插座形状、引脚线排列方式等。③电气特性：定义每一根线上信号的传递方向及有效电平范围。一般规定送入CPU的信号叫输入信号、从CPU发出的信号叫输出信号。④时间特性：定义每根线在什么时间有效，即规定总线上各信号有效的时序关系。

②功能特性：描述总线中每一根线的功能。计算机总线的结构几种常用的标准总线ISA（IndustrialStandardArchitecture）总线：工业标准结构总线，8位（后来16位）数据线，20位（后来24位）地址线，工作频率8.33MHz。EISA（ExtendedIndustrialStandardArchitecture）总线：扩展工业标准结构总线，16或32位数据线，32位地址线，工作频率8.33MHz，支持Burst方式传输数据。VESA（VideoElectronicsStandardAssociation）总线：32位局部总线，连接显卡、网卡等，最高工作频率33MHz。没有严格标准，各厂家产品兼容性差，针对80486。PCI（PeripheralComponentInterface）总线：外围部件互连总线（局部总线），V1.0支持33MHz工作频率，32位地址和数据线互用；V2.1支持66MHz工作主频，64位地址和数据线互用。

①总线宽度；

②总线控制方式；③时钟模式；

④总线复用；

⑤信号线数；⑥总线带宽；

⑦其它标准：如总线负载能力，电源电压等。7衡量总线性能的指标：总线带宽：总线本身所能达到的最高传输速率，单位：MB/S(兆字节/秒)。影响总线带宽的因素：

(１)总线布线长度；

(２)总线驱动器/接受器性能；

(３)连接在总线上的模块数；例：〔1〕某总线在一个总线周期中并行传送4个字节的数据，假如一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少？〔2〕如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，总线带宽是多少？解：〔1〕设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D来表示，则：

Dr=D/T=D*f=4B*33*106=132MB/s〔2〕64位=8B

Dr=D/T=D*f=8B*66*106=528MB/s

特点：使用一条单一的系统总线来连接CPU、主存和I/O设备。在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时，能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。否则，由于一条总线由多种功能部件共用，可能导致很大的时间延迟。要求：连到总线上的逻辑部件必须高速运行。单总线系统中，对输入/输出设备的操作，完全和主存的操作方法一样来处理。某些外围设备也可以指定地址。此时外围设备通过与CPU中的控制部件交换信息的方式占有总线。

6.1.2总线的连接方式1.单总线结构6.1.2总线的连接方式2.多总线：在CPU、主存、I/O之间互联采用多条总线。如图所示。6.1.2总线的连接方式高速的CPU总线：CPU和cache之间采用系统总线：主存连在其上。高速总线上可以连接高速LAN（100Mb/s局域网）、视频接口、图形接口、SCSI接口（支持本地磁盘驱动器和其他外设）、Firewire接口（支持大容量I/O设备）。高速总线通过扩充总线接口与扩充总线相连，扩充总线上可以连接串行方式工作的I/O设备。通过桥CPU总线、系统总线和高速总线彼此相连。桥实质上是一种具有缓冲、转换、控制功能的逻辑电路。多总线结构体现了高速、中速、低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。6.1.3总线的内部结构早期总线的内部结构如图所示，它实际上是处理器芯片引脚的延伸，是处理器与I/O设备适配器的通道。这种简单的总线一般也由50～100条线组成，这些线按其功能可分为三类：地址线、数据线和控制线。6.1.3总线的内部结构缺点：（1）CPU是总线上惟一的主控者。即使后来增加了具有简单仲裁逻辑的DMA控制器以支持DMA传送，但仍不能满足多CPU环境的要求。（2）总线信号是CPU引脚信号的延伸，故总线结构紧密与CPU相关，通用性较差。

数据传送总线：由地址线、数据线、控制线组成；为减少布线，数据线和地址线常采用多路复用方式。

仲裁总线：总线请求线和总线授权线。

中断和同步总线：用于处理带优先级的中断操作，包括中断请求线和中断认可线。

公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。当代总线划分：分层次多总线结构

优点：不仅解决总线负载过重，而且使总线设计简单，并能充分发挥每类总线的效能。

Pentium的总线：三层次的多总线结构。

CPU总线

CPU-存储器总线，64位数据线+32位地址线的同步总线，总线时钟频率66.6MHz(60MHz)，总线上还有一个L2级cache，由主存控制器和cache控制器芯片来管理CPU对主存和cache的存取，主控是CPU，在必要时可以放弃总线控制权，是CPU引脚信号的延伸。

6.1.4总线结构实例PCI总线

用于连接高速的I/O设备模块，通过“桥”芯片，上面与更高速的CPU总线相连，下面与低速的ISA总线相接。32位或64位同步总线，地址/数据分时复用，时钟频率33.3MHz，带宽为132MB/s，采用集中式仲裁，有专用的PCI总线仲裁器，主板上一般有3个PCI总线扩充槽。6.1.4总线结构实例

Pentium机的总线结构分为三层：CPU总线、PCI总线和ISA总线。

CPUPCIISA北桥南桥主板介绍主板是电脑中最重要的部件之一，是整个电脑工作的基础，那么主板都哪些部分组成的呢，下面我们就来看一下。计算机技术已非常成熟，几乎都是模块化的设计。分为许多个功能块，每个功能块由一些芯片或元件来完成。万变不离其宗，大致说来，主板由以下几个部分组成：CPU插槽[插座]、内存插槽、高速缓存局域总线和扩展总线、硬盘、软驱、串口、并口等外设；接口时钟和CMOS控制芯片。ISA插槽PCI插槽AGP插槽北桥芯片组南桥芯片组内存插槽CPU插槽IDE接口软驱接口并口连接器串口连接器ROMBIOS鼠标键盘USB接口主板电源插座现代PC机的结构6.2.1信息的传送方式1.码元

信息传输通道中，携带数据信息的信号单元。2.波特率（码元传输率）

每秒钟通过信道传输的码元数。是传输信道频宽的指标。3.码元时间

波特率的倒数，即传输一位码元的时间。6.2总线接口6.2总线接口

只用一条传输线，且采用脉冲传送。

在串行传送时，按照顺序来传送表示一个数码的所有二进制位的脉冲信号，每次一位。当使用脉冲信号传递连续的“1”或“0”数码时，必须采用某种时序格式，以便使接收设备能加以识别，通常采用“位时间”（即一个二进制位在传输线上占用的时间长度），一般低位在前，高位在后。1.串行传送在串行传送时，被传送的数据需要在发送部件进行并—串变换，即拆卸，在接收部件进行串—并变换，称为装配。2.并行传送

每个数据位单独占用一条传输线。这样每一条线分别代表了二进制数的不同位值。一般采用电位传送，系统总线都采用“并行传送”方式。3.分时传送一是采用总线复用方式，如在传输线上既传输数据又传送地址，为此必须划分时间片来实现传送任务；二是共享总线的部件分时使用总线。6.2.2接口的基本概念

I/O设备适配器，广义上讲，接口指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。接口在它动态连接的部件间起“转换器”的作用，以实现彼此间的信息传送。控制：靠程序的指令信息来控制外围设备的动作。缓冲：作为缓冲器，用以补偿各种设备在速度上的差异。状态：监视外围设备的工作状态并保存状态信息，供CPU询问外围设备时进行分析之用。转换：完成任何要求的数据转换。整理：完成一些特别的功能，如修改字计数器或当前AR。程序中断：外围设备向CPU请求某种动作时，接口即发生一个中断请求信号到CPU。

接口通常具有的功能：适配器必须有的两个接口:

(1)和系统总线的接口，其数据交换一定是并行方式；(2)和外设的接口，可能是并行或串行；分类：串行数据接口和并行数据接口。【例2】

利用串行方式传送字符，每秒钟传送的数据位数常称为波特。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个数据位(起始位、停止位、8个数据位)，问传送的波特数是多少？每个数据位占用的时间是多少？【解】：波特数为：10位×120/秒=1200波特

每个数据位占用的时间Td是波特数的倒数：Td=1/1200=0.833×0.001s=0.833ms发送8位数据：59H＝01011001B，偶校验、两个停止位6.3总线的仲裁、定时和数据传送模式总线控制器是总线系统的核心，任务是管理总线的使用，包括总线上设备的管理和设备使用总线过程的管理。其物理上不一定是一个独立的控制器，其功能可分布到总线的各个部件或者设备上。功能：总线系统资源的管理：总线系统资源有存储空间，设备端口，通道、中断等。总线控制器具有资源分配、冲突判定、设备选择、启动、复位等功能。提出：为解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线下一次的主方。

对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。被授权的主方在当前总线周期一结束，即接管总线，开始新的信息传送。

6.3.1总线的仲裁总线占用期：主方持续控制总线的时间。功能模块状态：主动和被动。按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁。

仲裁电路集中在一起，通常由一个模块实现。每功能模块有两条线连到中央仲裁器：一条为送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授权信号线BG。1.集中式仲裁1）链式查询方式

特点：

共用一条总线授权线，总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口，如果该接口没有请求，则继续往下查询；如果有总线请求，则BG信息不再向下查询，该接口获得总线控制权。共用一个BS线表示当前总线是否被使用着。各设备的优先级是按照BG线上离中央仲裁器的远近来确定。

优点：只用很少几根线就能按一定优先次序实现总线仲裁，且可方便地扩充设备。

缺点：对询问链电路故障敏感，优先级固定而不能调整、速度慢。集中仲裁：链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS-总线忙BR-总线请求BG-总线同意I/O接口12）计数器定时查询方式

总线上任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向设备，每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址一致时，该设备设置“1”BS线，获得总线使用权，此时中止（pausenotstop）计数查询。

比较：少了一条BG线，可改变优先次序，对电路的故障不如链式敏感，但增加了主控线数，控制较复杂。优点：设备优先级可以改变，仲裁策略灵活性高。0BS-总线忙BR-总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址集中仲裁：计数器定时查询方式I/O接口1计数器设备地址13）独立请求方式

每一共享总线的设备均有一对BRi和BGi，当设备要使用总线时，便发出总线请求信号，中央仲裁器有一个排队电路，根据一定的优先次序决定首先响应哪个设备的请求，给设备以授权信号。

优点：响应时间最快；对优先次序的控制相当灵活（可以预先固定、也可以通过程序来改变，还可屏蔽某个设备的总线请求）。

对于单CPU系统总线，中央仲裁器又称总线控制器，是CPU的一部分，而按照目前的总线标准中央仲裁器一般是单独功能模块。排队器排队器集中仲裁：独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-总线同意BR-总线请求2.分布式仲裁

不需要中央仲裁器，每个主方都有自己的仲裁号和仲裁器；当总线申请时，把各自唯一的仲裁号发到共享的总线上，每个仲裁器把仲裁线上的号和自己的号比较，如果总线上的号大，则它的总线请求不予响应，并撤销它的仲裁号。最后，获胜的仲裁号留在仲裁总线上。中央处理器设备接口0设备接口1设备接口N3126.4.1、总线的定时

总线的一次信息传送过程：请求总线、总线仲裁、寻址、信息传送、状态返回（或错误报告）。为了同步主从方的操作，必须制定定时协议。定时就是指事件出现在总线上的时序关系

。6.4总线的定时和数据传送模式6.4.1总线的定时（时序协议）同步定时（时序）总线操作的各个过程由共用的总线时钟信号控制适合速度相当的器件互连总线，否则需要准备好信号让快速器件等待慢速器件微处理器控制的总线时序采用同步时序异步定时（时序）总线操作需要握手联络（应答）信号控制数据传输的开始伴随有启动（选通或读写）信号数据传输的结束有一个确认信号，进行应答1.同步定时

事件出现在总线上的时刻由总线时钟信号来确定。优点：规定明确、统一、模块间配合简单一致。缺点：主从模块时间配合属强制性同步，必须在限定时间内完成规定的要求，并且对所有模块都用同一限时，势必造成对不相同速度的部件而言，必须按最慢的速度部件来设计公共时钟，严重影响总线工作效率。

适用范围：仅适合总线长度较短、各个功能模块存取时间比较接近的情况。同步式数据输入T1总线传输周期T2T3T4

时钟

地址

读命令数据同步式数据输出T1总线传输周期T2T3T4

时钟

地址

写命令数据2.异步定时

建立在应答式或互锁机制基础之上，后一事件出现在总线上的时刻取决于前一事件的出现。优点：不需要统一的公共时钟，总线周期的长度可变，不把响应时间强加到功能模块上，允许快速和慢速的功能模块都能连接到同一总线上，给设计者以充分的灵活和选择余地。缺点：增加了总线的复杂性和成本。不互锁半互锁全互锁异步时序的互锁关系主设备从设备请求回答【例3】某CPU采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传送时通过BRi线向仲裁器发出请求，对应的BGi线则串行查询每个设备，从而确定哪个设备享有总线控制权。请分析说明图6.14所示的总线仲裁时序图。6.4.2总线数据传送模式读、写操作：读操作是由从方到主方的数据传送；写操作是由主方到从方的数据传送。一般，主方先以一个总线周期发出命令和从方地址，经过一定的延时再开始数据传送总线周期。为了提高总线利用率，减少延时损失，主方完成寻址总线周期后可让出总线控制权，以使其他主方完成更紧迫的操作。然后再重新竞争总线，完成数据传送总线周期。6.4.2总线数据传送模式块传送操作：只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。对于CPU（主方）存储器（从方）而言的块传送，常称为猝发式传送，其块长一般固定为数据线宽度（存储器字长）的4倍。例如一个64位数据线的总线，一次猝发式传送可达256位。这在超标量流水中十分有用。写后读、读修改写操作：这是两种组合操作。只给出地址一次（表示同一地址），或进行先写后读操作，或进行先读后写操作。前者用于校验目的，后者用于多道程序系统中对共享存储资源的保护。这两种操作和猝发式操作一样，主方掌管总线直到整个操作完成。6.4.2总线数据传送模式广播、广集操作：一般而言，数据传送只在一个主方和一个从方之间进行。但有的总线允许一个主方对多个从方进行写操作，这种操作称为广播。与广播相反的操作称为广集，它将选定的多个从方数据在总线上完成AND或OR操作，用以检测多个中断源。6.4.2总线数据传送模式演示过程6.4.2总线数据传送模式6.5HOST总线和PCI总线6.5HOST总线和PCI总线HOST总线：该总线有CPU总线、系统总线、主存总线、前端总线等多种名称，各自反映了总线功能的一个方面。这里称“宿主”总线，也许更全面，因为HOST总线不仅连接主存，还可以连接多个CPU。HOST总线：连接“北桥”芯片与CPU之间的信息通路，它是一个64位数据线和32位地址线的同步总线。32位的地址线可支持处理器4GB的存储寻址空间。总线上还接有L2级cache，主存与cache控制器芯片。后者用来管理CPU对主存和cache的存取操作。CPU拥有HOST总线的控制权，但在必要情况下可放弃总线控制权。6.5.1

HOST总线和PCI总线

一、概述6.5.1

HOST总线和PCI总线PCI总线：连接各种高速的PCI设备。PCI是一个与处理器无关的高速外围总线，又是至关重要的层间总线。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。PCI设备可以是主设备，也可以是从设备，或兼而有之。在PCI设备中不存在DMA（直接存储器传送）的概念，这是因为PCI总线支持无限的猝发式传送。这样，传统总线上用DMA方式工作的设备移植到PCI总线上时，采用主设备工作方式即可。系统中允许有多条PCI总线，它们可以使用HOST桥与HOST总线相连，也可使用PCI/PCI桥与已和HOST总线相连的PCI总线相连，从而得以扩充PCI总线负载能力。LAGACY总线：可以是ISA，EISA，MCA等这类性能较低的传统总线，以便充分利用市场上丰富的适配器卡，支持中、低速I/O设备。6.5.1

HOST总线和PCI总线在PCI总线体系结构中有三种桥。其中HOST桥又是PCI总线控制器，含有中央仲裁器。桥起着重要的作用，它连接两条总线，使彼此间相互通信。桥又是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥本身的结构可以十分简单，如只有信号缓冲能力和信号电平转换逻辑，也可以相当复杂，如有规程转换、数据快存、装拆数据等。6.5.1

HOST总线和PCI总线二、PCI总线信号线PCI总线的基本传输机制是猝发式传送，利用桥可以实现总线间的猝发式传送。写操作时，桥把上层总线的写周期先缓存起来，以后的时间再在下层总线上生成写周期，即延迟写。读操作时，桥可早于上层总线，直接在下层总线上进行预读。无论延迟写和预读，桥的作用可使所有的存取都按CPU的需要出现在总线上。6.5.1

HOST总线和PCI总线PCI总线信号线必要引脚控设备49条目标设备47条可选引脚51条（主要用于64位扩展、中断请求、高速缓存支持等）总引脚数120条（包含电源、地、保留引脚等）6.5.1

HOST总线和PCI总线三、总线周期类型PCI总线周期由当前被授权的主设备发起。PCI支持任何主设备和从设备之间点到点的对等访问，也支持某些主设备的广播读写。存储器读/写总线周期存储器写和使无效周期特殊周期配置读/写周期四、桥的功能连接两条总线，使彼此间互相通信。完成总线间地址空间映射。实现总线间的猝发式传送。实现PCI总线的扩充、兼容。允许多条总线并行工作。6.5.1

HOST总线和PCI总线6.5.1

HOST总线和PCI总线五、总线仲裁PCI总线采用集中式仲裁方式，每个PCI主设备都有独立的REQ#（总线请求）和GNT#（总线授权）两条信号线与中央仲裁器相连。由中央仲裁器根据一定的算法对各主设备的申请进行仲裁，决定把总线使用权授予谁。但PCI标准并没有规定仲裁算法。6.5.2PCI总线信号

下表列出了PCI标准2.0版的必备类信号名称及其功能描述。总线周期类型由C/BE#线上的总线命令给出。总线周期长度由周期类型和FRAME#(帧)、IRDY#(主就绪)、TRDY#(目标就绪)、STOP#(停止)等信号控制。一个总线周期由一个地址期和一个或多个数据期组成。6.5.3

总线周期类型

PCI总线周期由当前被授权的主设备发起。PCI支持任何主设备和从设备之间点到点的对等访问，也支持某些主设备的广播读写。PCI总线周期类型由主设备在C/BE［3—0］线上送出的4位总线命令代码指明，被目标设备译码确认，然后主从双方协调配合完成指定的总线周期操作。4位代码组合可指定16种总线命令，但实际给出12种。存储器读/写总线周期:以猝发式传送为基本机制，一次猝发式传送总线周期通常由一个地址期和一个或几个数据周期组成。存储器读/写周期的解释，取决于PCI总线上的存储器控制器是否支持存储器/cache之间的PCI传输协议。如果支持，则存储器读/写一般是通过cache来进行；否则，是以数据块非缓存方式来传输。存储器写和使无效周期:与存储器写周期的区别在于，前者不仅保证一个完整的cache行被写入，而且在总线上广播“无效”信息，命令其他cache中的同一行地址变为无效。特殊周期:用于主设备将其信息(如状态信息)广播到多个目标方。配置读/写周期:是PCI具有自动配置能力的体现。PCI有三个相互独立的物理地址空间，即存储器、I/O、配置空间。双地址周期:用于主方指示它正在使用64位地址。6.5.4总线周期操作

下面以数据传送类的总线周期为代表，说明PCI总线周期的操作过程。一个读操作总线周期时序示例

图中的环形箭头符号表示某信号线由一个设备驱动转换成另一设备驱动的过渡期，避免两个设备同时驱动一条信号线的冲突。我们看到，PCI总线周期的操作过程有如下特点：

(1)采用同步时序协议。总线上所有事件，即信号电平转换出现在时钟信号的下跳沿时刻，而对信号的采样出现在时钟信号的上跳沿时刻。

(2)总线周期由被授权的主方启动，以帧FRAME#信号变为有效来指示一个总线周期的开始。

(3)一个总线周期由一个地址期和一个或多个数据期组成。在地址期内除给出目标地址外，还在C/BE#线上给出总线命令以指明总线周期类型。(4)地址期为一个总线时钟周期，一个数据期在没有等待状态下也是一个时钟周期。一次数据传送是在挂钩信号IRDY#和TRDY#都有效情况下完成，任一信号无效(在时钟上跳沿被对方采样到)，都将加入等待状态。(5)总线周期长度由主方确定。在总线周期期间FRAME#持续有效，但在最后一个数据期开始前撤除。由此可见，PCI的数据传送以猝发式传送为基本机制，且PCI具有无限制的猝发能力，猝发长度由主方确定，没有对猝发长度加以固定限制。(6)主方启动一个总线周期时要求目标方确认。即在FRAME#变为有效和目标地址送上AD线后，目标方在延迟一个时钟周期后必须以DEVSEL#信号有效予以响应。否则，主设备中止总线周期。(7)主方结束一个总线周期时不要求目标方确认。目标方采样到FRAME#信号已变为无效时，即知道下一数据传送是最后一个数据期。6.5.5总线仲裁

PCI总线采用集中式仲裁方式，每个PCI主设备都有独立的REQ#(总线请求)和GNT#(总线授权)两条信号线与中央仲裁器相连。由中央仲裁器根据一定的算法对各主设备的申请进行仲裁，决定把总线使用权授予谁。但PCI标准并没有规定仲裁算法。中央仲裁器不仅采样每个设备的REQ#信号线，而且采样公共的FRAME#和IRDY#信号线。因此，仲裁器清楚当前总线的使用状态：是处于空闲状态还是一个有效的总线周期。PCI总线支持隐藏式仲裁。即在主设备A正在占用总线期间，中央仲裁器根据指定的算法裁决下一次总线的主方应为主设备B时，它可以使GNT#A无效而使GNT#B有效。隐藏式仲裁使裁决过程或在总线空闲期进行或在当前总线周期内进行，提高了总线利用率。一个提出申请并被授权的主设备，应在FRAME#、IRDY#线已释放的条件下尽快开始新的总线周期操作。自FRAME#、IRDY#信号变为无效开始起，16个时钟周期内信号仍不变为有效，中央仲裁器认为被授权的主设备为“死设备”，并收回授权，以后也不再授权给该设备。6.6ISA总线和InfiniBand总线6.6.1ISA总线1.ISA总线的信号和I/O端口地址

连接中、低速I/O设备，由PCI/ISA桥芯片提供对ISA总线的全面控制逻辑，包括中断和DMA控制。时钟频率典型值为8.33MHz每个ISA总线插槽有一个长槽（每列有31个引脚）和一个短槽（每列有18个引脚）组成。ISA的16位数据线，20位地址线，配合7位可闩锁地址线可以提供16MB存储器寻址能力。使用ISA适配器需要特别关注I/O端口地址。6.6.1ISA总线16位系统总线，用于IBMPC/AT及其兼容机由前62引脚（A和B面）和后36引脚（C和D接面）两个插槽组成：IBMPC机和IBMPC/XT机的IBMPC总线前62个信号，其中8位数据总线、20位地址总线时钟频率4.77MHz，最快4个时钟周期传送8位数据IBMAT机增加部分后36个信号，16位数据引脚和24位地址引脚8MHz总线频率，2个时钟周期传送16位数据6.6.2

InfiniBand标准InfiniBand标准，瞄准了高端服务器市场的最新I/O规范，它是一种基于开关的体系结构，可连接多达64000个服务器、存储系统、网络设备，能替代当前服务器中的PCI总线，数据传输率高达30GB/s。因此适合于高成本的较大规模计算机系统。6.6.2

InfiniBand标准6.6.2InfiniBand标准主机通道卡：替代了PCI的多槽。典型的服务器只需一个到通道适配器的单个接口，用它将服务器连接到infiniBand开关。通道适配器另一侧接到服务器的存储器控制器，以连接系统总线，控制CPU和存储器之间的信息量，以及通道适配器和存储器之间的信息量。

目标通道卡：通过它将远程存