数字集成电路第2章

第二章

集成电路中的晶体管及其寄生效应集成电路中的晶体管及其寄生效应BE正偏BC反偏正向工作区模拟BE正偏BC正偏饱和工作区数字BE反偏BC正偏反向工作区数字BE反偏BC反偏截止工作区模拟集成电路中的晶体管及其寄生效应由于衬底始终接最负的电位,以保证各隔离岛之间的绝缘,所以寄生的PNP管的集电结总是反偏PNP管的发射结的偏置状态:可能正偏;可能反偏当NPN管工作在饱和反向状态时，其BC正偏，亦即PNP管发射极正偏，PNP处于正向工作状态，有电流流向衬底，影响集成电路电路工作晶体管EM模型1954年J.JEBbers提出:基本思想是晶体管可认为是基于正向晶体管和基于反向晶体管（E、C互换）的叠加《晶体管原理》αF、αR分别是NPN管正反向运用时的共基极短路电路增益；αSF、αSR分别是PNP管正反向运用时的共基极短路电路增益四层三结电流方程式各结电流方程式矩阵形式三层二结结构电流方程式集成双极晶体管的有源寄生效应PN结正偏工作时，VF>0集成双极晶体管的有源寄生效应PN结反偏工作时，VR<0集成双极晶体管的有源寄生效应在电流叠加运算时，只计算即可忽略反偏电流，当全部都反偏时，只考虑ISS项VSC总是小于零的，所以NPN管工作正向、截止区的情况NPN管工作正向、截止区，NPN管的BC结压降VBC-NPN<0，即PNP管的BE结压降VBE-PNP<0，因为PNP管的BC结压降VBC-PNP<0所以PNP管截止IS‘=ISS近似为零，PNP管对NPN管基本没有影响，只是反向漏电流而已NPN管工作反向区的情况对于NPN管VBE-NPN<0，VBC-NPN>0对于PNP管VBE-PNP=VBC-NPN>0，VBC-PNP<0所以PNP工作在正向工作区NPN管工作反向区的情况NPN管工作反向区的情况NPN管工作反向区的情况PNP管对IE、IB没有影响，而对IC则减少了PNP管的导通结果，使相当大一股反向NPN管的“发射极”电流作为无用电流IS’而流入衬底NPN管工作反向区的情况要减少寄生PNP管的影响，增加有用电流的比值，就要减小寄生PNP管正向运用时的共基极短路电流增益αSF掺金工艺：增加大量复合中心，而使少子寿命大大下降埋层工艺：PNP基区宽度大大增加，且埋层上扩散在寄生PNP管基区形成减速场，使少子在基区的渡越时间增加NPN管工作反向区的情况以上两种方法均可使αSF大大下降，一般小于0.01NPN管工作饱合区的情况对于NPN管VBE-NPN>0，VBC-NPN>0对于PNP管VBE-PNP>0，VBC-PNP<0所以NPN工作在饱和工作区PNP工作在正向工作区NPN管工作饱合区的情况NPN管工作饱合区的情况NPN管工作饱合区的情况要减少寄生PNP管的影响，增加有用电流的比值，就要减小寄生PNP管正向运用时的共基极短路电流增益αSF掺金工艺：埋层工艺：增加∆V:利用肖特基二极管,对BC嵌位,使VBC下降为0.5左右，这样可降低电流IS’。集成双极晶体管的无源寄生效应考虑电荷存储效应CJ、CD;晶体管有效基区到晶体管各引出端之间的欧姆体电阻；它们会对晶体管工作产生影响，称为无源寄生效应集成NPN晶体管的寄生电阻发射极串联电阻rES集电极串联电阻rCS基极电阻rB发射极串联电阻rES

发射极串联电阻rES由发射极金属和硅的接触电阻rE-C与发射体电阻组成rE-B发射体电阻很小（由于N+，1020CM-3）接触电阻rE-C与发射级接触孔面积有关（反比）RC为硅与发射极金属的欧姆接触系数集电极串联电阻rCS基极电阻rB

基极电阻rB

rB的误差较大发射极电流有集边效应所以工作点设计时可以取较大的IC，以降低rB；在版图设计上，采用双基或梳状电极，以减小rB集成NPN晶体管的寄生电容与PN结有关的耗尽层势垒电容CJ与可动载流子在中性区的存储电荷有关的扩散电容CD；还有一个CS；电极引线的延伸电极电容CPADPN结有关的耗尽层势垒电容CJ

计算可利用劳伦斯-沃纳曲线,根据扩散的具体情况,直接从这些曲线族上查出有关扩散的单位面积结电容假设:耗尽近似;恒定衬底浓度。精确计算反偏集电结和隔离结（衬底结）势垒电容，不能直接计算发射结电容和正偏集电结电容。还有梅耶查表法算电容扩散电容CD扩散电容反映晶体管内可动少子存储电荷与所加偏压的关系在PN结反偏时，少子是耗尽的，所以扩散电容是不予考虑的，只需考虑正偏是的情况晶体管正向时只考虑CDE，晶体管反向时只考虑CDC，晶体管饱和时兼考虑CDE、CDC扩散电容CDQDE、QDC为由于正偏VBE、VBC各自引起的晶体管内总的可动载流子储存电荷扩散电容CDτF为晶体管总的正向渡越时间τR为晶体管总的反向渡越时间对于小信号分析来说当VBC为正偏,集电结扩散电容是较大的,影响数字集成电路的速度,减小方法如下:采用电阻率较低的薄外延层减小管芯面积将晶体管控制在浅饱和区(STTL)集电区掺金,增加复合中心的方法,以降低少子的寿命采用阻止集电结正偏的电路结构(ECL)集成电路中的PNP管应用于运算放大器输入级、输出级有源负载工艺采用于NPN管一样的方法，性能是不如NPN管，但电路使用了PNP管会使电路性能大大改善分类：横向PNP、衬底PNP集成电路中的PNP管特点BVEBO高；（xJC

ρepi高之故）β小；由于基区宽度不可能太小，又加上寄生PNP管的作用；模：β=100-500；数：β=10-50频率响应差临界电流Icr小分析β下降原因：存在纵向PNP管横向PNP管本身的结构限制存在纵向PNP管只有从发射区侧面注入的空穴才对横向PNP管的电流增益有贡献，而发射区底面积注入的空穴只对纵向的寄生PNP管的β有贡献提高β的方法图形设计上采用窄条形，减小发射区面积与周长之比，窄条形有较小的面积周长之比，而且越窄越好考虑到最小开孔，一般正方形,工作电流大时用长方形为了减小表面复合的影响和获得均匀表面横向基区宽度,把图形四角改为圆角,甚至发射极也改为圆角提高β的方法增加结深；xJC可以增加发射极侧面积采用埋层工艺可以减小纵向寄生PNP管影响增加埋层可使纵向管PNP的基区宽度增加而且埋层减小了纵向PNP管的基区电阻,使其注入效率降低埋层上的扩散形成了对空穴的减速场,最后使寄生的PNP管β下降横向PNP管本身的结构限制横向平均基区宽度不可能作的太小发射极注入效率太低表面复合影响大分析fT下降原因(1-5MHZ)横向PNP管的有效平均基区宽度大埋层抑制作用,使折回集电极的少子路程增加空穴扩散系数为电子扩散系数的三分之一横向PNP管接为共发射极接法时,其衬底结电容和发射结电容并联,也会使fT下降以上原因使PNP管基区渡越时间较长,基区存储电荷较多,而使fT下降提高fT的方法增加结深xJC

减小LE，在满足电流情况下，发射极尽可能作小。提高工艺精度以降低WBL-MIN降低外延层掺杂浓度，提高横向PNP管的发射区浓度NE-PNP临界电流Icr小的原因临界电流Icr小的原因ALE较小NB=Nepi较低WBL较大DPB为基区中空穴的扩散系数，较小提高临界电流Icr的方法多个PNP管并联P+扩散来制作横向PNP管的发射区和集电区，浓度提高了，有较好的发射效率，但工艺麻烦，另外，结深较深，集电极薄层电阻RSE下降，使β也提高了多集电极横向PNP管各集电区的结深相等集电区与发射区的间距相等结上的反偏电压相等那么，各集电极的电流正比于所对应的有效集电区侧面积多集电极横向PNP管大电流增益的复合PNP管大电流增益的复合PNP管性质是PNP管都工作在正向区，集电极比基极低两个VD复合管的增益大许多特征频率无变化复合管面积比单管大了衬底PNP管横向的PNP管的βFfTIcr较小，只能用于小电流；衬底PNP管则可用大电流。衬底PNP管的制作工艺与NPN管制作工艺完全兼容，在NPN管基区扩散的同时，形成衬底PNP管的发射区，集电区是整个电路的公共衬底，只有利用PN结的隔离技术，才能制造衬底PNP管。衬底PNP管特点集电极为衬底，衬底是接最低电位，所以使用范围有限，只能做集电极最负的射极跟随器晶体管发生在纵向，又称纵向PNP管，工作电流比横向的大，发射极面积可以增大或多个发射极并联使用，临界电流Icr大衬底PNP管特点衬底为集电极，不存在有源寄生效应，故可不用隐埋层基区电阻大，特别外延区基区电阻E-B连接，因为衬底PNP管的发射区周长较长，加上外延层电阻高，基极电位将随基极的位置而异，从而造成发射结注入的不均匀，E-B短接后可减少自偏置效应，改善电流特性衬底PNP管特点E-B短接后，有助于减小表面复合的影响，提高βF集电极串联电阻和集电结电容较大，为了减小电阻，一般集电极接触窗口放在与衬底PNP管紧挨着隔离槽上衬底PNP管的fTIcr

衬底PNP管，由于没有寄生PNP管，所以的fTIcr都比横向PNP管大，但比一般的NPN管还是小很多原因是有效基区宽度WBL和反映注入比的RSE/RSB都大。衬底PNP管的fTIcr自由集电极纵向PNP管衬底PNP管集电极接最负，限制它的使用；自由集电极纵向PNP管集电极可接任意电位。构成：P-BL下隔离扩散；P+上隔离扩散，并作为深P+集电极；P发射区扩散自由集电极纵向PNP管缺点有效基区宽度WBV，由外延层厚度Tepi、结深xJC、和埋层上推距离TBL-UP决定，控制精度差工艺步骤多版图尺寸大，影响成品率。集成二极管由晶体管不同接发而形成BC短接二极管，因为没有寄生PNP管效应，且存储是间短，正向压降低，故一般的DTL电路的输入端的门二极管都采用这种接法单独BC结二极管，因为它不需要发射结，所以面积可以作的很小，正向压降也很低，且击穿电压很高。集成齐纳二极管集成齐纳二极管一般是反向工作的BC短接二极管利用NPN管工艺又称稳压管，这种管子的杂质浓度很大，空间电荷区内电荷密度也大，因而该区很窄，容易形成强电场，当反向电压加到某一值时，反向电流急增，产生反向击穿，VZ反向击穿电压，即稳压管的稳定电压，稳压管的稳压作用在于电流增加∆I很大，只引起很小的电压变化。集成齐纳二极管缺点正温度系数内阻较大；动态电阻很小VZ离散性较大，多次注入的结果噪声大次表面齐纳二极管一般的齐纳二极管击穿时发生在表面，噪声大把击穿表面作在体内一为扩散法一为离子注入法肖特基势垒二极管（SBD)铝和N型硅接触形成的肖特基势垒，具有类似于PN结的整流特性V-I关系肖特基势垒二极管（SBD）SBD反向饱和电流较大IDS；SBD的Vth比PN结的小0.1-0.2负的温度系数，SBD：-1.4mv/c;PN：-（1.6-2.0)mv/cSBD为多子器件，没有PN结中少子存储问题，使得外加电压变化时，响应速度快。SBD两端实际的电压值肖特基嵌位晶体管问题的提出对于TTL电路来说:导通时,要求导通快,所以要IB大,要求QDC大:由导通变为截止时,要求存储电荷QDC小,以加快速度,要求IB小用SCT管代替NPN管就可解决这个问题肖特基嵌位晶体管原理在原来NPN管的CB结之间加一个SBD,可以把晶体管的VBC嵌位在SBD的导通压降上,避免了晶体管进入饱和状态,使存储电荷下降速度加快SCT工作于正向区或截止区VBE>0VBC<0工作在正向区VBE<0VBC<0工作在截止区SBD处在反向偏置状态,SCT与NPN管一样,SBD不起作用肖特基嵌位晶体管原理SCT工作于反向区或饱和区时VBC>0(1)当VBC小于SBD的导通压降时,SBD仍然未通(2)当VBC大于SBD的导通压降时,SBD导通,IB被分流,晶体管的VBC嵌位在0.45V,阻止了NPN管的集电结进入导通状态,使它不会进入深饱和,不会存储大量的电荷,提高了电路的速度肖特基嵌位晶体管原理当延时功耗积一定时:用SCT代替NPN管的TTL电路;P一定，T下降，为高速STTL电路；P下降，T一定，为中速低功耗LSTTL电路。SCT代替NPN管缺点：晶体管饱和压降上升，漏电流增大，对工艺要求提高了。SBD和SCT的设计考虑SBD和SCT的设计考虑VMS面积击穿电压VMS考虑对于SCT存储时间和饱和压降是一对矛盾要使存储时间小,就要VMS小要使饱和压降小,就要VMS大一般选0.6;对速度和饱和均有要求的选0.5-0.55;只对速度有要求而对饱和压降没有要求的,选0.4-0.5SBD面积考虑SBD面积考虑如果IB、IC定下来，那么ID就定下来了，代如上面式子，rS定下来了，后面积就定下来来了所以在实际情况ID定下来，求的恰当的SBD面积和形状，来满足对VMS的要求SBD的结构和击穿电压的考虑有三种结构可供选择SIO2下面正电荷聚集，使耗尽层减薄，边缘效应增强，击穿电压下降，漏电增大。采用P+扩散保护环结构，电场集中情况得到缓和，BV基本上由N-SI掺杂浓度决定，但面积和寄生电容增大把金属接触孔周围的SIO2减薄，使边缘电场拉平，以提高BV，需增加薄氧工艺MOS集成电路中的有源寄生效应场区寄生MOSFET寄生双极型晶体管寄生PNPN效应（闩锁效应）场区寄生MOSFET

当一条铝线跨接两相邻的扩散区时，形成漏、源、以铝为栅极的场区寄生MOSFET多晶硅连线不当，或光刻对准偏差，使多晶硅跨接两个扩散区，形成以扩散区为源、漏，多晶硅为栅的另一种场区寄生MOSFET场区寄生MOSFET解决办法

加厚场氧化层的初始厚度，并严格控制随后加工中的腐蚀量在场区注入（扩散）与衬底同型的杂质，以提高衬底表面浓度，但掺入的杂质量要适中，在满足开启的前提下，尽量减少掺杂量，防止寄生电容的增加和击穿电压的下降。寄生双极型晶体管有两类源、漏和衬底为E、C、B产生寄生晶体管场区MOSFET的源、漏和衬底为E、C、B产生寄生晶体管如果有效基区宽度（有效沟导长度）足够窄，且有一个PN结正偏。即使MOSFET没有导通，也可能有寄生晶体管导通，注入衬底而产生寄生电流寄生双极型晶体管如图N+源极电压比衬底还要低，则有电子注入衬底，当有效基区足够窄，且漏端电压高于衬底，这些电子被吸收到漏区，产生寄生的NPN管NMOS管中B点电荷泄漏，引起电路参数退化或电路失效消除寄生双极型晶体管的方法寄生双极型晶体管的基区宽度不要太窄。P型衬底保持负电位或零电位。寄生PNPN效应（闩锁效应）形成以N型衬底为基区；P+源区或漏区为发射区；P阱为集电区，形成一个寄生的晶体管以P阱为基区；N+源区或漏区为发射区；N型衬底为集电区，又形成一个寄生的晶体管寄生PNPN效应（闩锁效应）原理当CMOS接通电源后，在一定的外界因素的触发下，会出现负阻特性，它和PNPN器件的闸流特性很相似（LATCH-UP；闸流效应；自锁效应；闩锁效应）PMOS管的源区P+周围的N衬底电位低于P+源区，当电位差达到一定程度大于0.7V时，会使P+--N衬底正偏，少数载流子空穴从P+注入N衬底，如P+源区接近P阱，则一部分空穴被衬底反偏结吸收，寄生的横向PNP管导通。寄生PNPN效应（闩锁效应）原理同样的阱内的横向电流IRW会使寄生的纵向的NPN管导通。当两个晶体管都导通时，就形成了正反馈闭合回路，此时外界触发因素消除，在VDD-VSS之间也有电流流动，这就是自锁效应当电流足够大时，则由于自锁效应，电路最终会烧坏。自锁条件产生自锁的三个条件条件外界